rs触发器有多少个稳态，单稳态触发器有多少个稳定状态
来源：整理 编辑：亚灵电子网 2023-02-13 10:02:19
1，单稳态触发器有多少个稳定状态
2，RS触发器有个稳态存储8位二进制信息要个D触发器谢谢 搜
RS触发器有2个稳态，存储8位二进制信息要8个D触发器。
3，触发器有几个稳定状态
单稳态触发器有1个稳定状态.是否可以解决您的问题？
4，单稳态触发器有几个稳态
不能工作。因为当下一个触发脉冲到来时触发器还没有恢复到初态。单稳态触发电路只有一个稳定状态，故称为单稳态触发器。
5，2一个 RS 触发器有 个稳态它可存储 位二进制数若存储一个字节
2．一个 RS 触发器有 个稳态，它可存储 位二进制数。若存储一个字节的二进制信息，需要_____8______个RS 触发器。
6，所有触发器都有双稳态吗
双稳态触发器是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。它有两个稳定的工作状态，在外加信号触发下电路可从一种稳定的工作状态转换到另一种稳定的工作状态。当然有单稳态触发器了单稳态触发器的工作特点是：只有一个稳定状态，即无信号触发时，电路处于稳定状态；在外来触发脉冲作用下，可从稳定状态翻转到暂稳态，经过一段时间后又自行回到稳定状态。如555单稳态触发器
7，基本RS触发器的一些问题
原发布者:jsh560第5章触发器基本RS触发器同步触发器边沿触发器维持阻塞D触发器(又称维阻D触发器)§5.1概述触发器（FlipFlop，简写为FF）是具有记忆功能的单元电路，由门电路构成，专门用来接收存储输出0、1代码。它有双稳态、单稳态和无稳态触发器（多谐振荡器）等几种。触发器的两个特点它有两个稳定状态，“0”和“1”。在输入信号作用下，两个稳态可相互转换。按功能分按结构分RS、JK、D、T和T′型触发器基本、同步、主从、维持阻塞和边沿型触发器按触发方式分上升沿、下降沿触发器和高电平、低电平触发器。触发器的逻辑功能的描述状态表激励表特征方程式状态转换图波形图§5.2基本RS触发器一、电路组成它由两个与非门（或者或非门）的输入和输出交叉连接而成，如图5.2.1所示，有两个输入端R和S（又称触发信号端）；R为复位端，当R有效时，Q变为0，故也称R为置0端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。当Q=1，Q=0；反之亦然。QQQQQQ&&SRRSS(a)RS(b)RR(c)S图5.2.1基本RS触发器（a）逻辑图;（b）逻辑符号；（c）逻辑符号二、功能分析触发器有两个稳定状态。Qn为触发器的原状态（现态），即触发信号输入前的状态；Qn+1为触发器的新状态（次态），即触发信号输入后的状态。其功能可采用状态表、特征方程式、逻辑符号图以及状1．主从rs触发器rhf1401kso1 为了解决输入信号直接控制触发器的输出状态的问题，将两级时钟rs触发器电路串接得到了主从rs触发器，在cp-1时控制主触发器工作，而从触发器封锁；在cp=o期间从触发器工作，而主触发器封锁，当cp从1变为o的下降沿时刻输出发生变化，用两极同步rs触发器组成主从触发器。在图9 -5(a)电路中去掉两条反馈线就是主从rs触发器。主从rs触发器解决了基本rs触发器和时同步rs触发器存在的“空翻”问题。 为解除约束问题，将主从rs触发器引入反馈，得到主从jk触发器，从而解决了触发器的约束问题。这里仅介绍主从jk触发器。 2．主从jk触发器 主从触发器是由两级同步rs触发器组成的。 (1)主从jk触发器电路及工作原理 主从jk触发器逻辑电路如图9- 5(a)所示，图9- 5(b)是主从jk触发器的逻辑电路符号。 在图9 - 5(a)申，当cp=1时，主触发器引导门gi，g2将输入信号j，k引导到由g3，g4构成的主触发器输出端，而这时的cp-o，从触发器的引导门被封锁，主触发器的输出不可能传送到q和q端。当cp=o时，主触发器被封锁不再控制主触发器的输出端，而这时cp=1，从触发器打开，将主触发器的输出作从触发器的输入，控制从触发器的q和q端状态变化。 由于引入两条反馈线，q和q的状态始终是一个为0，一个为1，无论为何值，gi和g2的输出不可能同时为0，主触发器的输出端不可能同时为1，也就不存在约束问题了。 (2)特性表及状态方程 虽然主从jk触发器实现了无约束，并且在时钟下降沿时刻触发器的输出状态发生变化，但是，主从触发器还存在“一次翻转”问题，就是在cp=1期间，主触发器只能有一次变化。例如：若q=l，q=o，当cp-1期间，这时主触发器的gi输出为o，主触发器输出端；然后j和k发生变化，j=l，k=o，这时主触发器的输出不会变回到，也就是说在cp-1期间，j和k若多次变化，主触发器的输出只能有一次变化，若这次变化是由于干扰造成的错误动作，要再用改变的方式使其变回来就不行了，就会造成电路的逻辑错误。1．主从rs触发器rhf1401kso1 为了解决输入信号直接控制触发器的输出状态的问题，将两级时钟rs触发器电路串接得到了主从rs触发器，在cp-1时控制主触发器工作，而从触发器封锁；在cp=o期间从触发器工作，而主触发器封锁，当cp从1变为o的下降沿时刻输出发生变化，用两极同步rs触发器组成主从触发器。在图9 -5(a)电路中去掉两条反馈线就是主从rs触发器。主从rs触发器解决了基本rs触发器和时同步rs触发器存在的“空翻”问题。 为解除约束问题，将主从rs触发器引入反馈，得到主从jk触发器，从而解决了触发器的约束问题。这里仅介绍主从jk触发器。 2．主从jk触发器 主从触发器是由两级同步rs触发器组成的。 (1)主从jk触发器电路及工作原理 主从jk触发器逻辑电路如图9- 5(a)所示，图9- 5(b)是主从jk触发器的逻辑电路符号。 在图9 - 5(a)申，当cp=1时，主触发器引导门gi，g2将输入信号j，k引导到由g3，g4构成的主触发器输出端，而这时的cp-o，从触发器的引导门被封锁，主触发器的输出不可能传送到q和q端。当cp=o时，主触发器被封锁不再控制主触发器的输出端，而这时cp=1，从触发器打开，将主触发器的输出作从触发器的输入，控制从触发器的q和q端状态变化。 由于引入两条反馈线，q和q的状态始终是一个为0，一个为1，无论为何值，gi和g2的输出不可能同时为0，主触发器的输出端不可能同时为1，也就不存在约束问题了。 (2)特性表及状态方程 虽然主从jk触发器实现了无约束，并且在时钟下降沿时刻触发器的输出状态发生变化，但是，主从触发器还存在“一次翻转”问题，就是在cp=1期间，主触发器只能有一次变化。例如：若q=l，q=o，当cp-1期间，这时主触发器的gi输出为o，主触发器输出端；然后j和k发生变化，j=l，k=o，这时主触发器的输出不会变回到，也就是说在cp-1期间，j和k若多次变化，主触发器的输出只能有一次变化，若这次变化是由于干扰造成的错误动作，要再用改变的方式使其变回来就不行了，就会造成电路的逻辑错误。基本RS触发器的逻辑方程为：约束方程：根据上述两个式子得到它的四种输入与输出的关系:1.当R端有效(0)，S端无效时(1)，则Q=0,Q非=1，触发器置0；2.当R端无效(1)、S端有效时(0)，则Q=1,Q非=0，触发器置1。RS触发器(10张)如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q非有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q非=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。3.当RS端均无效时，触发器状态保持不变。触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。4.当RS端均有效时，触发器状态不确定。在此条件下，两个与非门的输出端Q和Q非全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。从另外一个角度来说，正因为R端和S端完成置0、置1都是低电平有效，所以二者不能同时为0。此外,还可以用或非门的输入、输出端交叉连接构成置0、置1触发器,其逻辑图和逻辑符号分别如图7.2.2（a）和7.2.2（b）所示。这种触发器的触发信号是高电平有效，因此在逻辑符号的S端和R端没有小圆圈。
文章TAG：
rs触发器有多少个稳态触发 触发器 多少
