开漏输出上拉电阻多少钱，STM32管脚复用开漏输出和复用推挽输出有什么区别啊

1，STM32管脚复用开漏输出和复用推挽输出有什么区别啊

推挽输出：高低电平都可以输出，既可以向负载灌电流又可以从负载吸收电流，带载能力强开漏输出：平时输出地电平，加上拉电阻可以输出高电平，上拉电阻决定功耗和速度，可以方便实现线与。

STM32管脚复用开漏输出和复用推挽输出有什么区别啊

2，单片机P1口逻辑结构上拉电阻大概是多少

p1口是不用上拉电阻的，只有p0口要用，因为他是开漏机构，上拉电阻要10k吧祝你好运！

单片机P1口逻辑结构上拉电阻大概是多少

3，开漏输出我原理图加了上拉电阻为什么51单片机给高的时候输出低

如果你在P0口接了npn三极管，那么高电平会被三极管的be结拑位到0.7v左右，当然是低电平了

这个图还要怎么解释？不就是一个串口通信（232的），外加用p0口控制八个led灯吗，哦，还有单片机的最小系统。

开漏输出我原理图加了上拉电阻为什么51单片机给高的时候输出低

4，单片机中的上拉电阻一般取多大

51单片机i/o口都是开漏输出，p1～p4都内置弱上拉电阻，（为了输出1时能拉高输出电平），p0口没内置上拉，但用作普通i/o口时必须外接弱上拉电阻，单片机键盘都不一定要用上拉电阻，因为加的话性能也稳定不了多少，加的话就加4.7k/5.1k/10k吧，不能太小，防止灌电流过大。注：按键的程序上一般会有10ms左右的消抖。

5，单片机P1口逻辑结构上拉电阻大概是多少

p1口是不用上拉电阻的，只有p0口要用，因为他是开漏机构，上拉电阻要10k吧祝你好运！

at89s51单片机p1口的输出电流通常为10-20ma，上拉电阻可增强输出电流。

上拉电阻一般为10K,小的也可以比如5.6K,大点也行比如100K!

6，请教单片机引脚开漏输出高电平时拉电流完全由上拉电阻提供吗

假设是5V的8051系列单片机，5V供电：1、此时的拉电流是否已不受参数“单片机引脚输出最大拉电流”的限制？答：不受拉电流限制，受灌电流限制，上电输出高电平（弱上拉）的时候也单片机也受20mA的灌电流限制（整片不大于70mA），必须加限流电阻保证IO口安全，假定上拉电源至5V，至少要250欧姆的限流电阻，极限值已经到达5V/250R=20mA，一般使用470欧姆算是比较小的了。2、此时计算上拉电阻的阻值，是否只需考虑被驱动器件能承受的最大灌电流？答：不是，被驱动的器件极少有撑不过20mA的，就算是发光二极管20mA都顶得住，要考虑的是单片机管脚是不是能承受住，单片机毕竟是数字电路，一般驱动个LED或者二极管就不错了，稍微功率大些就要上驱动电路了。备注：为此我搭建了一个最简单的驱动电路，见图片，就加一个PNP低频小功率三极管就行，轻松达到输出100mA，再大些的就要上大功率三极管或者可控硅。

7，霍尔开关44E是一个开漏输出需要接上拉电阻才能有效正常输出而

你说的44e是不是A44E（或者叫3144E）。他说的输出高电平最高能达到24V（注意字眼“最高”），这取决于你上拉电阻接的另一端是多少V。而不是说接多少V的VCC他都能输出24V。所谓的开漏输出，就是说它要输出0的时候是吧内部的那个晶体管导通，此时out引脚电压几乎等于GND电压；而当它要输出高的时候就把那个晶体管截止，此时out引脚和GND引脚几乎没有电气连接（不考虑晶体管漏电流的情况），但此时out引脚就等于悬空了也没有其他电源供给怎样才有电呢，所以需要上拉电阻把这点电压上拉，然后上拉到多少就随你定了。补充：可以不用324直接把霍尔的输出上拉5V后接单片机，这里的324做电压比较器只是为了去除干扰和提高单片机的输入阻抗而已。如果只是实验，不用也行。

8，stm32设置为了开漏输出并且接了上拉电阻为什么不能输出低电平

RCC->APB2ENR |=(1<<3);GPIOB->CRH |=(5<<(4*4));GPIOB->CRH |=(5<<(4*6));GPIOB->CRH |=(5<<(4*7));GPIOB->ODR &=~(1<<12);GPIOB->ODR &=~(1<<14);GPIOB->ODR &=~(1<<15);stm32f1035V通过10K电阻上拉。 PB15 始终是高电平 PB12 PB14 可以切换求大神指点。。。我是用固件库搞不定，才用寄存器的，PB15始终高电平5V。我的也是 PB15 始终是高电平

开漏输出（OD）以及集电极开路输出（OC）门，必须提供上拉电阻解释：1、如果存在上拉电阻，MOS截止，输出被上拉到高电平，MOS导通，输出被拉低到低电平2、如果没有

9，PIC PORTA 上拉电阻

除PORT 、LAT 和TRIS寄存器用于数据控制外，某些端口引脚也可被单独地配置为数字输出或漏极开路输出。这是由与每个端口相关的漏极开路控制寄存器ODCx 控制的，将其中的任何位置 1 即可将相应的引脚配置为漏极开路输出。这种漏极开路特性允许通过使用外部上拉电阻，在所需的任意仅用作数字功能的引脚上产生高于VDD（如5V）的输出电平。允许的最大开漏电压与最大VIH规范相同。某些I/O 引脚可能具有内部模拟功能，器件的引脚图中并不会显示这些功能。这些引脚必须被看作模拟引脚。表10-2例出了所有可用的引脚及其功能。

输入的时候，最好是加。如果没有加的话，看具体哪款芯片，芯片是否有内部上拉，如果有内部上拉并且已经设置打开，一般是100K左右的上拉电阻。如果没有的话，是高阻抗，大概几兆欧姆以上。外加上拉，一般是10K 的电阻。

10，pcf8563 使用时死机需要重启怎么处理

PCF8563 有 16 个8位寄存器：一个可自动增量的地址寄存器，一个内置 32.768KHz的振荡器（带有一个内部集成的电容）一个分频器（用于给实时时钟RTC 提供源时钟）一个可编程时钟输出，一个定时器，一个报警器，一个掉电检测器和一个 400KHz I2C总线接口。

一、概述 pcf8563是philips公司设计生产的经典工业级实时时钟芯片(rtc)，i2c总线接口，具有功耗低、精度高等特点，广泛应用于电表、水表、气表、电话等产品。本文将介绍如何调整pcf8563时钟精度的方法。二、电路原理三、相关说明如图1所示，r3、r4为i2c总线上拉电阻，若总线速度高于100khz，电阻阻值要更小。由于pcf8563的中断输出及时钟输出均为开漏输出，所以要外接上拉电阻(如图1的r1、r2)，若不使用这两个信号，对应的上拉电阻可以不用。对于pcf8563芯片，需外接时钟晶振32768hz(如图1的x1)，推荐使用5ppm或更稳定的晶振。pcf8563典型应用电路推荐使用15pf的晶振匹配电容，实际应用时可以作相应的调整，以使rtc获得更高精度的时钟源。一般晶振匹配电容在15pf～21pf之间调整(相对于5ppm精度的32768hz晶振)，15pf电容时时钟频率略偏高，21pf电容时时钟频率略偏低。四、操作方法 1. 设置pcf8563时钟输出有效(clkout)，输出频率为32.768khz。 2. 使用高精度频率计测量clkout输出的频率。 3. 根据测出的频率，对jc1、jc2、jc3作短接或断开调整。频率比32768hz偏高时，加大电容值；频率比32768hz偏低时，减小电容值。说明：图1中的c1、c2、c3的值在1pf～5pf之间，根据实际情况确定组合方式，以便于快速调整。推荐使用(3pf、3pf、3pf)、(1pf、2pf、3pf)、(2pf、3pf、4pf)。

文章TAG：开漏输出输出上拉电阻多少