本文目录一览

1，FPGA的引脚

什么意思？FPGA是个芯片，你看芯片datasheet或开发板的原理图就行了。如果是往里面配置程序，开发板一般都会带有配套的管脚对应表格（比如excel），只需在管脚配置里面一一对应就行了。

FPGA的引脚

2，FPGA一个引脚能走多少位数据还是一个引脚只能一位比如说一个32位的

如果是并行输入，那么一个引脚只能走一位数据，如果是串行输入，那么的话一个引脚可以搞定N位数据，但是速度就会降低。我推测楼主是想一次性输入32位，那么就要用32根数据线了！

FPGA一个引脚能走多少位数据还是一个引脚只能一位比如说一个32位的

3，FPGA管脚最少有多少脚的

最少基本上就是CYCLONE（我说的是ALTERA公司的 XLINX公司的芯片不了解）系列的了 比较便宜实惠 如果还觉得复杂就买CPLD来用 低端的CPLD也许就解决了 反正就是控制。FPGA引脚超级多 我画个封装要画半天体积小的话CYCLONE2比1要小很多 商用比较广这是我了解的 呵呵 希望对你有所帮助

FPGA管脚最少有多少脚的

4，FPGA管脚最少有多少脚的

最少基本上就是CYCLONE（我说的是ALTERA公司的 XLINX公司的芯片不了解）系列的了 比较便宜实惠 如果还觉得复杂就买CPLD来用 低端的CPLD也许就解决了 反正就是控制。FPGA引脚超级多 我画个封装要画半天体积小的话CYCLONE2比1要小很多 商用比较广这是我了解的 呵呵 希望对你有所帮助

5，FPGA中芯片每个引脚是等同的么有什么区别没

我也是一个新手，仅供参考：用得是xilinx系列：FPGA中所有引脚不是等同的，所有引脚分为多个bank，每个bank包含一定数量的引脚。每个bank中，通过引脚的VCCO引脚（输出驱动）接的电压不同，bank引脚支持的标准就不一样。所以引脚功能是肯定有区别的，有的引脚是user Io，还有DCI（也可以作为user IO)还有支持差分信号的IO。另外还有一些配置引脚，如支持JTAG的引脚和电源、GND引脚。希望楼主看看厂家的datasheet，虽然是英文的，但是真的很详细。

6，FPGA开发板引脚

quartus2中引脚有几个属性：Reserved，Group，I/O Bank,Vref Group,I/O standard( 3.3-V LVTTL(default) )第一是IO standard：这个是用于支持对应不同的电平标准。FPGA IO口的电压由IO bank上的VCC引入。一个bank上引入3.3V TTL电平，那么此时整个bank上输出3.3V的TTL电平。设置这个第一是为了和current strength一起计算功率。第二个是用于在IO口上加载正确的上拉/下拉电阻。只要你设置完成，Quartus会按照你的电平标准自动布线。 第二是IO Bank：你在quartus pin planner 的top view下右键然后点击 show IO banks，这个时候就会看到FPGA的管脚被几种颜色划分开了。一种颜色下的IO口代表一组bank。你在吧管脚的location约束完成以后。IO Bank会自动填充完毕的。 第三是Group：Group就是你所输出的信号的名字啦。比如你有一组信号叫cnt。你对cnt的某一根赋值，那么。。这里的Group会自动填充为cnt 。 第四是Reserved：这个是对管脚内部的IO逻辑进行约束的，你在下面可以看到一些值。介绍几个吧。bidrectional：双向，tri-state:三态等等。这个约束的是FPGA在IO端的输入输出区域的逻辑。比如你选择tri-state。那么这个时候，在你IO口前部的IO区，quartus会自动给你生成一个三态门。 第五个是Vref Group：这个Group是bank内部的细分区域，因为一个bank可能多达60个脚。为了快速定位，你可以利用这个vref group来找到某个管脚。（这个是非修改属性）无法修改。你的理解是正确的，另外，跨越IO bank的信号没有问题。只是注意跨bank的电平是否一致即可。对于跨IO bank的延迟对于FPGA而言没有多少延迟。

文章TAG：fpga多少个引脚多少  少个  引脚  
下一篇