dsp芯片最快的频率是多少，手机基带芯片内的DSP主频率多少

1，手机基带芯片内的DSP主频率多少

25MHZ

主频就是dsp的CPU工作的时钟频率也就是26m

手机基带芯片内的DSP主频率多少

2，简述tms320f281x系列dsp芯片的特点f2812和f2810的主要区别有哪些百

　　TMS320F2812是基于代码兼容的C28x内核的新型高性能32位定点数字信号处理器，其代码与F24x/LF240x系列DSP代码及部分功能相兼容，C28x内核的指令执行周期达到了6.67ns，最高运行频率可以达到150MHz，保证了控制系统有足够的运算能力。　　此外，F2812集成有许多外设，提供了整套的片上系统，从降低了系统成本，实现更简单、高效的控制。　　其片上外设主要包括2×8路12位ADC（最快80ns转换时间），2路SCI，1路SPI，1路McBSP，1路eCAN接口等，并带有两个事件管理模块（EVA、EVB），分别包括6路PWM/CMP，2路QEP，3路CAP，2路16位定时器（或TxPWM/TxCMP）。　　另外，该器件还有3个独立的32位CPU定时器，以及多达56个独立编程的GPIO引脚。　　由此可见，F2812在具备数字信号处理器卓越的数据处理能力的同时，又具有适于控制的片内外设及接口，可广泛应用于各种高性能的系统控制中。　　F2812不同于F24xx系列DSP，它采用统一编址方式。　　芯片内部有18K的SARAM，包括MO、M1、L0、L1、H0共5个存储块。　　各存储块保持独立，可以在同一机器周期对不同的RAM块进行访问，从而减少流水线时延。　　而且F2812内部有128K字的FLASH，地址空间3D8000h——3F7FFFh，适用于低功耗、高性能的控制系统。　　此外F2812提供了外部存储器扩展接口（XINTF），方便进行系统扩展，其寻址空间可以达到1MB。　　F2812有多种上电引导方式可供选择，可以通过设置GPIOF4、GPIOF12、GPIOF3、GPIOF2的不同状态进行DSP上电时的程序引导控制。

简述tms320f281x系列dsp芯片的特点f2812和f2810的主要区别有哪些百

3，DSP的时钟频率应该怎么选择多少合适

您指的是芯片的时钟频率吗？如果是的话，选择主要应该从您的实际需求出发，考虑到芯片成本来进行选择，在满足需求的前提下，成本肯定越低越好。

DSP的时钟频率应该怎么选择多少合适

4，比较dsp单片机arm生成pwm的周期比较各自生成pwm最短时间是

单独只考虑频率意义不大,同样的主频减小控制深度可以提高频率,但控制精度会下降.另外pwm的模式也很重要,比如中央模式互补输出死区控制更适合逆变输出等等

额

5，请问DSPF28335的XCLKOUT应该输出频率为多少

应该与PLL设定，预分频，后分频等相关可以参照手册2833X SYSTEM CONTROL AND INTERRUPTS REFERENCE GUIDE，clocking and system control

6，浮点型比定点型dsp能快多少

确实，测试了一下，计算浮点数据，定点处理器要比浮点处理器差好多倍，改成浮点平台了，呵呵！

最小二乘法曲线拟合，都是浮点数据，时间要求比较严格，顺便问一下，6416运算浮点，采用和不采用IQmath，计算时间差别大么？

浮点运算的速度一般要比定点运算的速度快上好几倍，当然要看算什么。

浮点运算的速度一般要比定点运算的速度慢。但是浮点核浮点运算的能力要比定点核浮点运算的速度快很多。

那肯定浮点运算有优势，最好使用IQMATH吧

7，altera CPLD系列芯片最高稳定工作频率是多少

美国Altera日前宣布，将提高采用90nm半导体技术制造的大规模FPGA—“StratixII”的处理性能和省电能力等标准。此次新发表的规格将嵌入式DSP模块、内存以及高速LVDS信号等的工作频率分别比此前规格提高了20%。此外，待机时的耗电也比现有规格减小了大约45%。例如，“EP2S15”型号的芯片在待机时的耗电量仅为0.18W（＋25℃条件下）。据Altera介绍，StratixII是业界速度最快、规模最大的FPGA产品。与同类产品相比，工作频率平均高出大约20%，逻辑块的数量也要多出约82%。通过此次调整生产规格，进一步提高了DSP模块、内存以及输出入信号的工作频率。具体而言，改进了Altera准备的集成开发环境“QuartusII”，用户可以在如下的工作频率下利用各种功能模块：此前350MHz的DSP模块工作频率提高至420MHz，此前350MHz的内存（M-RAM）工作频率提高至400MHz。此前800Mbit/秒的LVDS接口的传输速度在新规格中提高至1.04Gbit/秒。此外，现已确认外置的“RLDRAMII”可在超过440MHz的时钟频率下工作。 Altera还想办法减少了FPGA运行时的耗电量。工作时的耗电量很大程度上取决于电路设计，因此，可正确进行耗电预测的工具就变得必不可少。通过使用QuartusII中的耗电量分析工具“PowerPlay”，用户就可通过建立正确的温度效应模式等，对整个芯片进行高精度的耗电分析。

我这有epm240的电路，不过原理都是一样的，大同小异。还有一些其他的cpld芯片电路，把邮箱之类的发过来我给你。

8，32位浮点DSP和450MHz哪个更快

这两个一个是dsp的计算方式和位长，另一个是时钟频率，是不同的概念，不能比较的。

我总结的，如下：定点运算dsp在应用中已取得了极大的成功，而且仍然是dsp应用的主体。然而，随着对dsp处理速度与精度、存储器容量、编程的灵活性和方便性要求的不断提高、自80年代中后期以来，各dsp生产厂家陆续推出了各自的32bit浮点运算dsp。和定点运算dsp相比，浮点运算dsp具有许多优越性：浮点运算dsp比定点运算dsp的动态范围要大很多。定点dsp的字长每增加1bit,动态范围扩大6db。16bit字长的动态范围为96db。程序员必须时刻关注溢出的发生。例如，在作图像处理时，图像作旋转、移动等，就很容易产生溢出。这时，要么不断地移位定标，要么作截尾。前者要耗费大量的程序空间和执行时间，后者则很快带来图像质量的劣化。总之，是使整个系统的性能下降。在处理低信噪比信号的场合，例如进行语音识别、雷达和声纳信号处理时，也会发生类似的问题。而32bit浮点运算dsp的动态范围可以作到1536db，这不仅大大扩大了动态范围，提高了运算精度，还大大节省了运算时间和存储空间，因为大大减少了定标，移位和溢出检查。由于浮点dsp的浮点运算用硬件来实现，可以在单周期内完成，因而其处理速度大大高于定点dsp。这一优点在实现高精度复杂算法时尤为突出，为复杂算法的实时处理提供了保证。 32bit浮点dsp的总线宽度较定点dsp宽得多，因而寻址空间也要大得多。这一方面为大型复杂算法提供了可能、因为省的dsp目标子程序已使用到几十mb存储器或更多；另一方面也为高级语言编译器、dsp操作系统等高级工具软件的应用提供了条件。 dsp的进一步发展，必然是多处理器的应用。新型的浮点dsp已开始在通信口的设置和强化、资源共享等方面有所响应。

文章TAG：dsp芯片最快的频率是多少芯片最快快的