本文目录一览

1，EP2C8Q208C8 谁知道这个FPGA芯片内有多少门级电路

FPGA是基于查找表结构，也就是数电里面的真值表。CPLD才是基于矩阵逻辑的。所以FPGA资源都是叫LE，CPLD才说门数，EP2C8是8K逻辑资源，用于学习够了，一个软核只要1K多点资源。自己写一个I2C或SPI只有四五十个LE。

EP2C8Q208C8 谁知道这个FPGA芯片内有多少门级电路

2，fpga一个串口多少个门

fpga一个串口多少个门一般的FPGA串口都是3个门，分别是接收（RX）、发送（TX）和状态（S），也有4个门的，多出来的一个门是复位（R）。

fpga一个串口多少个门

3，fpga的参数应该怎么看怎么看有多少门其他参数有什么用

这个DATASHEET有吧，怎能找不见呢。。。其实你去ALTERA官网买芯片的地方列的清清楚楚的。。。http://www.altera.com.cn/buy/buy-index.html在这个选择芯片可以直接看到逻辑门的。。再就是在quartusII 看了。。就你列的这个芯片 EP2是指Cyclone II系列 C5指的是大概有5000个逻辑门，就是你后边列的LE，如果是EP2C8Q208的话就是大概有8000个LE，T是指封装， 后边的144 是指管脚数目后边这一堆不是一句话能说明白的，有关内部结构的东西还的买本书看。。 EDA先锋室的两本书买回来看看就明白了。

fpga的参数应该怎么看怎么看有多少门其他参数有什么用

4，最新fpga达到多少门了 2014年

尽管不能把asic门数与fpga的逻辑资源进行严格换算 但是根据大量统计结果还是可以估计fpga logic cell等效的asic门数 一般认为比例在9~12之间可以参考这条新闻Xilinx has announced the first shipments of its Virtex-7 2000T Field Programmable Gate Array (FPGA). The Virtex-7 2000T is currently the worlds highest-capacity programmable logic device – it contains 6.8 billion transistors and provides users with 2 million logic cells, which is equivalent to 20 million ASIC gates. This high capacity makes the Virtex-7 2000T ideal for system integration, ASIC replacement, and ASIC prototyping and emulation.这里的比例用的是10从xilinx网站上给出的数据 今年1月底发布的20nm产品virtex ultrascale已经可以提供4.4M的logic cell 差不多4千5百万门

5，最新fpga达到多少门了 2014年

现在的FPGA由于开始嵌入大量的硬核，所以很少用门的概念来评价容量。大家统一用逻辑单元的数量来做比较。目前最大容量的FPGA大概有200万个逻辑单元，每个逻辑单元包括一个LUT和一个DFF，以及相应的布线资源。
门gates,逻辑单元,logic blocks, 你可以这样理解, 逻辑单元是由一个个门组成的. 学过电子的都知道,各种若干个门连接在一起,就可以设计成电路来完成需求, fpga就是由门阵列组成， 也就是clb， configurable logic blocks,中文是:逻辑单元. 至于要花掉多少万门， 那要看怎么设计，什么型号的fpga。 这也就是好的fpga与一般fpga的差别， 你可以看看spantan3与virtex 7的区别。 多少万门就是衡量fpga功能的一种说法。 门越多， fpga越强， 也越贵。

6，fpga是什么

FPGA的完整形式是“现场可编程门阵列”。它包含一万到一百万个具有可编程互连的逻辑门。可编程互连可供用户或设计人员轻松执行给定功能。典型的 FPGA 芯片型号如下图所示。有 I/O 块，根据功能设计和编号。对于逻辑级组合的每个模块，都有可配置逻辑块 (CLB)。CLB 执行赋予模块的逻辑运算。CLB 和 I/O 块之间的互连是在水平布线通道、垂直布线通道和可编程多路复用器 (PSM) 的帮助下实现的。它所包含的 CLB 的数量只决定了 FPGA 的复杂度。CLB 和 PSM 的功能由 VHDL 或任何其他硬件描述语言设计。编程后，CLB和PSM被放置在芯片上，并通过布线通道相互连接。优点它需要很短的时间；从设计流程到功能芯片。缺点唯一的缺点是，它比其他款式贵。门阵列设计就快速原型设计能力而言，门阵列 (GA) 在 FPGA 之后排名第二。虽然用户编程对于 FPGA 芯片的设计实现很重要，但金属掩模设计和处理用于 GA。门阵列实施需要两步制造工艺。第一阶段会在每个 GA 芯片上产生一组未提交的晶体管。这些未提交的芯片可以存储起来以供以后定制，这是通过定义阵列晶体管之间的金属互连来完成的。金属互连的图案化是在芯片制造过程的最后完成的，因此周转时间仍然很短，几天到几周。下图显示了门阵列实现的基本处理步骤。典型的门阵列平台使用称为通道的专用区域，用于 MOS 晶体管的行或列之间的单元间布线。它们简化了互连。执行基本逻辑门的互连模式存储在库中，然后可用于根据网表自定义未提交晶体管的行。在大多数现代 GA 中，多个金属层用于通道布线。通过使用多个互连层，可以在有源单元区域上实现布线；这样就可以像在 Sea-of-Gates (SOG) 芯片中一样移除路由通道。在这里，整个芯片表面都覆盖有未指定的 nMOS 和 pMOS 晶体管。可以使用金属掩模定制相邻的晶体管以形成基本逻辑门。对于单元间布线，必须牺牲一些未提交的晶体管。这种设计风格为互连带来了更大的灵活性，并且通常具有更高的密度。GA 芯片利用率是用已用芯片面积除以总芯片面积来衡量的。它比 FPGA 更高，芯片速度也更高。

7，FPGA的门是什么概念啊

cpld逻辑门的密度在几千到几万个逻辑单元之间，而fpga通常是在几万到几百万。fpga采用了逻辑单元阵列lca（logic cell array）这样一个概念，内部包括可配置
查手册。可以知道。
门Gates,逻辑单元,logic blocks, 你可以这样理解, 逻辑单元是由一个个门组成的. 学过电子的都知道,各种若干个门连接在一起,就可以设计成电路来完成需求, FPGA就是由门阵列组成， 也就是CLB， configurable logic blocks,中文是:逻辑单元. 至于要花掉多少万门， 那要看怎么设计，什么型号的FPGA。 这也就是好的FPGA与一般FPGA的差别， 你可以看看spantan3与virtex 7的区别。 多少万门就是衡量FPGA功能的一种说法。 门越多， FPGA越强， 也越贵。
1.器件手册说明了FPGA芯片Gate的量级2.平常一个工程要花掉多少门，请查看编译报告，Quartus/ISE等工具可告诉你当前工程逻辑资源使用的状况。

8，怎样预测FPGA开发板用到的逻辑单元的数目想做个项目但是怕买

FPGA的资源评估主要是包含 LE、BRAM、IO（含数量、最大支持速率、电平标准等）、SerDes接口数量和速率，PLL/DCM数量等。还有一些特殊资源（如乘法器、软核、PCI-E接口等）。其实这些都是可以通过器件的datasheet可以查到的。 而你想做的MAC/LLC 部分，最好先按照功能进行模块划分，然后对每个模块进行资源评估，很多模块网上都有现成的代码可以借鉴（比较好评估资源）。 如果你的功能要实现的比较多（如MAC学习、自适应、PHY，L2SW等），你所选的FPGA从最低端到最高端都可能涵盖。
现在的综合工具都会给出实际的消耗，如果你没有写好程序，那么找到别人写的程序，只要实现了大概的功能，就可以估计了。还可以找有相关经验的人进行估计。如果才开始学习，并且以后还会用到，那么买个DE2是个不错的选择（经费有报销）。
都有模块，比如赛灵思的或者altera的，或者网上下一个，一综合不就出来了。如果，你想全都自己做，就麻烦了。比如需要多少个加法器，多少个计数器，多少个blockram，多少个fifo，多少个dll，pll，多少组合逻辑，需要多少io，需要走哪些线的位置。很麻烦的。估计spartan3，cyclone2等系列找个中等规模的就可以了

文章TAG：fpga有多少逻辑门多少  逻辑  逻辑门  
下一篇