fpga的门数最多是多少，编译MP3程序需要多少门的fpga开发板
来源：整理 编辑：亚灵电子网 2023-04-29 07:40:47
1，编译MP3程序需要多少门的fpga开发板
现在当下的板子，对于mp3这种功能，像spantan3 这种30万门的足够了。mp3这个编解码，应该用不了多少，你还得考虑下，具体实现，你对外设以及其他资源的要求·~~~~~
2，FPGA 超大规模 有多少门
英特尔? STRATIX? 10 GX 10M拥有1020万个逻辑单元，拥有6000万个ASIC门的原型设计能力
3，fpga的参数应该怎么看怎么看有多少门其他参数有什么用
这个DATASHEET有吧，怎能找不见呢。。。其实你去ALTERA官网买芯片的地方列的清清楚楚的。。。http://www.altera.com.cn/buy/buy-index.html在这个选择芯片可以直接看到逻辑门的。。再就是在quartusII 看了。。就你列的这个芯片 EP2是指Cyclone II系列 C5指的是大概有5000个逻辑门，就是你后边列的LE，如果是EP2C8Q208的话就是大概有8000个LE，T是指封装， 后边的144 是指管脚数目后边这一堆不是一句话能说明白的，有关内部结构的东西还的买本书看。。 EDA先锋室的两本书买回来看看就明白了。
4，fpga芯片100t是多少门
等效门数是对ASIC实现的大概估计。这里包含了两个意思：一呢是对ASIC实现的估计，也就是说ASIC实现的时候是在168万门左右的数量级；二呢是个大概估计，所以要强调的是等效门数仅供参考，和最后真正的ASIC结果可能会相去甚远，比如可能是100万门，也可能是300万门，甚至无法理解的数目。(2). 等效门数的单位是二输入的NAND和NOR，这一点未经确认，但是有这样的印象，因为在CMOS工艺里面NAND、NOR、NOT和XOR是基本的门结构。
5，EP2C8Q208C8 谁知道这个FPGA芯片内有多少门级电路
FPGA是基于查找表结构，也就是数电里面的真值表。CPLD才是基于矩阵逻辑的。所以FPGA资源都是叫LE，CPLD才说门数，EP2C8是8K逻辑资源，用于学习够了，一个软核只要1K多点资源。自己写一个I2C或SPI只有四五十个LE。fpga上的pin不都是一样的，有普通io口，全局时钟等平时用的时候，是不区分这个的，如果只是输出的话，你就认为一样吧http://focus.ti.com/lit/ds/symlink/tlc59282.pdf上面有这个芯片的资料，你自己看吧。学会看芯片资料很有用的哦
6，最新fpga达到多少门了 2014年
尽管不能把asic门数与fpga的逻辑资源进行严格换算 但是根据大量统计结果还是可以估计fpga logic cell等效的asic门数 一般认为比例在9~12之间可以参考这条新闻Xilinx has announced the first shipments of its Virtex-7 2000T Field Programmable Gate Array (FPGA). The Virtex-7 2000T is currently the worlds highest-capacity programmable logic device – it contains 6.8 billion transistors and provides users with 2 million logic cells, which is equivalent to 20 million ASIC gates. This high capacity makes the Virtex-7 2000T ideal for system integration, ASIC replacement, and ASIC prototyping and emulation.这里的比例用的是10从xilinx网站上给出的数据 今年1月底发布的20nm产品virtex ultrascale已经可以提供4.4M的logic cell 差不多4千5百万门
7，最新fpga达到多少门了 2014年
现在的FPGA由于开始嵌入大量的硬核，所以很少用门的概念来评价容量。大家统一用逻辑单元的数量来做比较。目前最大容量的FPGA大概有200万个逻辑单元，每个逻辑单元包括一个LUT和一个DFF，以及相应的布线资源。门gates,逻辑单元,logic blocks, 你可以这样理解, 逻辑单元是由一个个门组成的. 学过电子的都知道,各种若干个门连接在一起,就可以设计成电路来完成需求, fpga就是由门阵列组成， 也就是clb， configurable logic blocks,中文是:逻辑单元. 至于要花掉多少万门， 那要看怎么设计，什么型号的fpga。 这也就是好的fpga与一般fpga的差别， 你可以看看spantan3与virtex 7的区别。 多少万门就是衡量fpga功能的一种说法。 门越多， fpga越强， 也越贵。
8，FPGA的门是什么概念啊
门Gates,逻辑单元,logic blocks, 你可以这样理解, 逻辑单元是由一个个门组成的. 学过电子的都知道,各种若干个门连接在一起,就可以设计成电路来完成需求, FPGA就是由门阵列组成， 也就是CLB， configurable logic blocks,中文是:逻辑单元. 至于要花掉多少万门， 那要看怎么设计，什么型号的FPGA。 这也就是好的FPGA与一般FPGA的差别， 你可以看看spantan3与virtex 7的区别。 多少万门就是衡量FPGA功能的一种说法。 门越多， FPGA越强， 也越贵。1.器件手册说明了FPGA芯片Gate的量级2.平常一个工程要花掉多少门，请查看编译报告，Quartus/ISE等工具可告诉你当前工程逻辑资源使用的状况。cpld逻辑门的密度在几千到几万个逻辑单元之间，而fpga通常是在几万到几百万。fpga采用了逻辑单元阵列lca（logic cell array）这样一个概念，内部包括可配置
9，关于FPGA的有关介绍
FPGA 是英文Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级时，不需额外地改变PCB 电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本，因此获得了广大硬件工程师的青睐。1984 年，在硅谷工作的Bernie Vonderschmitt、Ross Freeman 和 Jim Barnett 共同构建了一个设想，他们梦想创立一家不同于一般的公司。他们希望创建一家在整个新领域内开发和推出先进技术的公司。并且，他们还希望以这种方式领导它：在这里工作的人们热爱他们的工作、享受工作的乐趣，并对他们所从事的工作着迷。创造性地推出了“无晶圆半导体”公司的概念。2009 年2 月18 日，Ross Freeman 因他的这项发明——现场可编程门阵列 (FPGA) 而荣登2009 美国发明家名人堂。Freeman 先生的发明是一块全部由“开放式门”组成的计算机芯片，其专利号为 4,870,302。采用这种芯片，工程师可以根据需要进行编程，添加新的功能，满足不断发展的标准或规范要求，并可在设计的最后阶段进行修改。对PROM、EPROM、E2PROM 熟悉的人都知道这些可编程器件的可编程原理是通过加高压或紫外线导致三极管或MOS 管内部的载流子密度发生变化，实现所谓的可编程，但是这些器件或只能实现单次可编程或编程状态难以稳定。FPGA 则不同，它采用了逻辑单元阵列LCA(Logic Cell Array) 这样一个新概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block) 和内部连线(Interconnect)三个部分。FPGA 的可编程实际上是改变了CLB 和IOB 的触发器状态，这样，可以实现多次重复的编程由于FPGA 需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC 那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地满足这一要求，目前主流FPGA 都采用了基于SRAM 工艺的查找表结构，也有一些军品和宇航级FPGA 采用Flash 或者熔丝与反熔丝工艺的查找表结构。通过烧写文件改变查找表内容的方法来实现对FPGA 的重复配置。根据数字电路的基本知识可以知道，对于一个n 输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n 种结果。所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA 的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。查找表(Look-Up-Table) 简称为LUT，LUT 本质上就是一个RAM。目前FPGA 中多使用4 输入的LUT，所以每一个LUT 可以看成一个有4 位地址线的 的RAM。 当用户通过原理图或HDL 语言描述了一个逻辑电路以后，PLD/FPGA 开发软件会自动计算逻辑电路的所有可能结果，并把真值表( 即结果) 事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。从表中可以看到，LUT 具有和逻辑电路相同的功能。实际上，LUT 具有更快的执行速度和更大的规模。由于基于LUT 的FPGA 具有很高的集成度，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与逻辑组合逻辑电路功能，所以适用于高速、高密度的高端数字逻辑电路设计领域。其组成部分主要有可编程输入/ 输出单元、基本可编程逻辑单元、内嵌SRAM、丰富的布线资源、底层嵌入功能单元、内嵌专用单元等，主要设计和生产厂家有赛灵思、Altera、Lattice、Actel、Atmel 和QuickLogic 等公司，其中最大的是美国赛灵思公司，占有可编程市场50% 以上的市场份额，比其他所有竞争对手市场份额的总和还多。 FPGA 是由存放在片内RAM 中的程序来设置其工作状态的，因此，工作时需要对片内的RAM 进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA 芯片将EPROM 中数据读入片内编程RAM 中，配置完成后，FPGA 进入工作状态。掉电后，FPGA 恢复成白片，内部逻辑关系消失，因此，FPGA 能够反复使用。FPGA 的编程无须专用的FPGA 编程器，只须用通用的EPROM、PROM 编程器即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA 的使用非常灵活。如前所述，FPGA 是由存放在片内的RAM 来设置其工作状态的，因此工作时需要对片内RAM 进行编程。用户可根据不同的配置模式，采用不同的编程方式。Xilinx FPGA 的常用配置模式有5 类：主串模式、从串模式、elect MAP 模式、Desktop 配置和直接SPI 配置。目前，FPGA 市场占有率最高的两大公司赛灵思公司和Altera 生产的FPGA 都是基于SRAM 工艺的，需要在使用时外接一个片外存储器以保存程序。上电时，FPGA 将外部存储器中的数据读入片内RAM，完成配置后，进入工作状态；掉电后FPGA 恢复为白片，内部逻辑消失。这样FPGA 不仅能反复使用，还无需专门的FPGA编程器，只需通用的EPROM、PROM 编程器即可。Actel、QuickLogic 等公司还提供反熔丝技术的FPGA，具有抗辐射、耐高低温、低功耗和速度快等优点，在军品和航空航天领域中应用较多，但这种FPGA 不能重复擦写，开发初期比较麻烦，费用也比较昂贵。Lattice 是ISP 技术的发明者，在小规模PLD 应用上有一定的特色。早期的赛灵思公司产品一般不涉及军品和宇航级市场，但目前已经有多款产品进入该类领域。FPGA 芯片结构目前主流的FPGA 仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能( 如RAM、时钟管理和DSP) 的硬核(ASIC 型) 模块。实际上每一个系列的FPGA 都有其相应的内部结构)，FPGA 芯片主要由6 部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
10，一个FPGA的逻辑门相当于多少个CPLD的逻辑门
FPGA与CPLD的区别 系统的比较,与大家共享： 尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点: ①CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。 ②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。 ③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FP GA可在逻辑门下编程,而CPLD是在逻辑块下编程。 ④FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。 ⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。 ⑥CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。 ⑦在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。 ⑧CPLD保密性好,FPGA保密性差。 ⑨一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。 随著复杂可编程逻辑器件(CPLD)密度的提高,数字器件设计人员在进行大型设计时,既灵活又容易,而且产品可以很快进入市场。许多设计人员已经感受到CPLD容易使用、时序可预测和速度高等优点,然而,在过去由于受到CPLD密度的限制,他们只好转向FPGA和ASIC。现在,设计人员可以体会到密度高达数十万门的CPLD所带来的好处。 CPLD结构在一个逻辑路径上采用1至16个乘积项,因而大型复杂设计的运行速度可以预测。因此,原有设计的运行可以预测,也很可靠,而且修改设计也很容易。CPLD在本质上很灵活、时序简单、路由性能极好,用户可以改变他们的设计同时保持引脚输出不变。与FPGA相比,CPLD的I/O更多,尺寸更小。 如今,通信系统使用很多标准,必须根据客户的需要配置设备以支持不同的标准。CPLD可让设备做出相应的调整以支持多种协议,并随著标准和协议的演变而改变功能。这为系统设计人员带来很大的方便,因为在标准尚未完全成熟之前他们就可以著手进行硬件设计,然后再修改代码以满足最终标准的要求。CPLD的速度和延迟特性比纯软件方案更好,它的NRE费用低於ASIC,更灵活,产品也可以更快入市。CPLD可编程方案的优点如下： ●逻辑和存储器资源丰富(Cypress Delta39K200的RAM超过480 Kb) ●带冗余路由资源的灵活时序模型 ●改变引脚输出很灵活 ●可以装在系统上后重新编程 ●I/O数目多 ●具有可保证性能的集成存储器控制逻辑 ●提供单片CPLD和可编程PHY方案 由于有这些优点,设计建模成本低,可在设计过程的任一阶段添加设计或改变引脚输出,可以很快上市 CPLD的结构 CPLD是属於粗粒结构的可编程逻辑器件。它具有丰富的逻辑资源(即逻辑门与寄存器的比例高)和高度灵活的路由资源。CPLD的路由是连接在一起的,而FPGA的路由是分割开的。FPGA可能更灵活,但包括很多跳线,因此速度较CPLD慢。 CPLD以群阵列（array of clusters）的形式排列,由水平和垂直路由通道连接起来。这些路由通道把信号送到器件的引脚上或者传进来,并且把CPLD内部的逻辑群连接起来。 CPLD之所以称作粗粒,是因为,与路由数量相比,逻辑群要大得到。CPLD的逻辑群比FPGA的基本单元大得多,因此FPGA是细粒的。 CPLD的功能块 CPLD最基本的单元是宏单元。一个宏单元包含一个寄存器(使用多达16个乘积项作为其输入)及其它有用特性。 因为每个宏单元用了16个乘积项,因此设计人员可部署大量的组合逻辑而不用增加额外的路径。这就是为何CPLD被认为是“逻辑丰富”型的。 宏单元以逻辑模块的形式排列(LB),每个逻辑模块由16个宏单元组成。宏单元执行一个AND操作,然后一个OR操作以实现组合逻辑。 每个逻辑群有8个逻辑模块,所有逻辑群都连接到同一个可编程互联矩阵。 每个群还包含两个单端口逻辑群存储器模块和一个多端口通道存储器模块。前者每模块有8,192b存储器,后者包含4,096b专用通信存储器且可配置为单端口、多端口或带专用控制逻辑的FIFO。 CPLD有什麽好处？ I/O数量多 CPLD的好处之一是在给定的器件密度上可提供更多的I/O数,有时甚至高达70%。 时序模型简单 CPLD优于其它可编程结构之处在于它具有简单且可预测的时序模型。这种简单的时序模型主要应归功于CPLD的粗粒度特性。 CPLD可在给定的时间内提供较宽的相等状态,而与路由无关。这一能力是设计成功的关键,不但可加速初始设计工作,而且可加快设计调试过程。 粗粒CPLD结构的优点 CPLD是粗粒结构,这意味著进出器件的路径经过较少的开关,相应地延迟也小。因此,与等效的FPGA相比,CPLD可工作在更高的频率,具有更好的性能。 CPLD的另一个好处是其软件编译快,因为其易于路由的结构使得布放设计任务更加容易执行。 细粒FPGA结构的优点 FPGA是细粒结构,这意味著每个单元间存在细粒延迟。如果将少量的逻辑紧密排列在一起,FPGA的速度相当快。然而,随著设计密度的增加,信号不得不通过许多开关,路由延迟也快速增加,从而削弱了整体性能。CPLD的粗粒结构却能很好地适应这一设计布局的改变。 灵活的输出引脚 CPLD的粗粒结构和时序特性可预测,因此设计人员在设计流程的后期仍可以改变输出引脚,而时序仍保持不变。 为什么CPLD和FPGA需要不同的逻辑设计技巧？ FPGA是细粒器件,其基本单元和路由结构都比CPLD的小。FPGA是“寄存器丰富”型的(即其寄存器与逻辑门的比例高),而CPLD正好相反,它是“逻辑丰富”型的。 很多设计人员偏爱CPLD是因为它简单易用和高速的优点。CPLD更适合逻辑密集型应用,如状态机和地址解码器逻辑等。而FPGA则更适用于CPU和DSP等寄存器密集型设计。 新的CPLD封装 CPLD有多种密度和封装类型,包括单芯片自引导方案。自引导方案在单个封装内集成了FLASH存储器和CPLD,无须外部引导单元,从而可降低设计复杂性并节省板空间。在给定的封装尺寸内,有更高的器件密度共享引脚输出。这就为设计人员提供了“放大”设计的便利,而无须更改板上的引脚输出。 CPLD的功耗 与同样密度的FPGA相比,CPLD的待机功耗更低。 CPLD FPGA （待机电流（在Vcc 为1.8V时）） 50K 300μA 200mA 100K 600μA 200mA 200K 1.25mA 300mA CPLD特别适合那些要求低功耗和低温度的电池供电应用,像手持设备。 许多设计人员都熟悉传统的PLD,并喜欢这种结构所固有的灵活性和易用性。CPLD为ASIC和FPGA设计人员提供了一种很好的替代方案,可让他们以更简单、方便易用的结构实现其设计。CPLD现已达到数十万门的密度,并可提供当今通信设计所需的高性能。大于50万门的设计仍需ASIC和FPGA,但对于小型设计,CPLD不失为一个高性价比的替代方案。 FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念,内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有： 1）采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。 ——2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I／O
文章TAG：
fpga的门数最多是多少fpga 最多 多少
