FPGA一般多少个引脚，sram一般和fpga的哪些引脚相连

1，sram一般和fpga的哪些引脚相连

SRAM的数据线、地址线、读写控制线，FPGA可以自定义IO口。

你做的这个和我的怎么这么像，敢问你是做啥的？我的是数据采集卡，现在一头雾水啊

sram一般和fpga的哪些引脚相连

2，FPGA的引脚

什么意思？FPGA是个芯片，你看芯片datasheet或开发板的原理图就行了。如果是往里面配置程序，开发板一般都会带有配套的管脚对应表格（比如excel），只需在管脚配置里面一一对应就行了。

FPGA的引脚

3，FPGA编程结束后该如何分配引脚有没有什么参考资料可以学习

FPGA分配引脚有几种方法：1，在你的VHDL里面用约束把管脚直接绑定到某个管脚2，开发系统里可以编辑一个约束文件，把所有的管脚约束都房子这个文件里面；3，开发系统里还提供一个图形化的工具，你可以拉动你的IO脚到某个PAD。第二种是最常用的方法。

FPGA编程结束后该如何分配引脚有没有什么参考资料可以学习

4，FPGA管脚最少有多少脚的

最少基本上就是CYCLONE（我说的是ALTERA公司的 XLINX公司的芯片不了解）系列的了比较便宜实惠如果还觉得复杂就买CPLD来用低端的CPLD也许就解决了反正就是控制。FPGA引脚超级多我画个封装要画半天体积小的话CYCLONE2比1要小很多商用比较广这是我了解的呵呵希望对你有所帮助

5，FPGA开发板引脚

quartus2中引脚有几个属性：Reserved，Group，I/O Bank,Vref Group,I/O standard( 3.3-V LVTTL(default) )第一是IO standard：这个是用于支持对应不同的电平标准。FPGA IO口的电压由IO bank上的VCC引入。一个bank上引入3.3V TTL电平，那么此时整个bank上输出3.3V的TTL电平。设置这个第一是为了和current strength一起计算功率。第二个是用于在IO口上加载正确的上拉/下拉电阻。只要你设置完成，Quartus会按照你的电平标准自动布线。第二是IO Bank：你在quartus pin planner 的top view下右键然后点击 show IO banks，这个时候就会看到FPGA的管脚被几种颜色划分开了。一种颜色下的IO口代表一组bank。你在吧管脚的location约束完成以后。IO Bank会自动填充完毕的。第三是Group：Group就是你所输出的信号的名字啦。比如你有一组信号叫cnt。你对cnt的某一根赋值，那么。。这里的Group会自动填充为cnt 。第四是Reserved：这个是对管脚内部的IO逻辑进行约束的，你在下面可以看到一些值。介绍几个吧。bidrectional：双向，tri-state:三态等等。这个约束的是FPGA在IO端的输入输出区域的逻辑。比如你选择tri-state。那么这个时候，在你IO口前部的IO区，quartus会自动给你生成一个三态门。第五个是Vref Group：这个Group是bank内部的细分区域，因为一个bank可能多达60个脚。为了快速定位，你可以利用这个vref group来找到某个管脚。（这个是非修改属性）无法修改。你的理解是正确的，另外，跨越IO bank的信号没有问题。只是注意跨bank的电平是否一致即可。对于跨IO bank的延迟对于FPGA而言没有多少延迟。

1:fpga具有很强的灵活性，至于你说的这种对应关系，说实话并不存在。2:如何将verilog的代码分配给fpga合适的引脚呢？如果是别人的开发板，那么这些引脚是在pcb上固定死的！比如一个时钟，他其实是可以引到任何一个用户io上的，但是你的pcb事固定死了的，所以你无法改变。当然如果你是自己布pcb，那灵活性就大多了。总之一句话，只要时序符合，fpga的引脚分配可以按自己容易走线的原则分配引脚。3：到底该用哪些引脚呢？你会发现某个时钟被分配到pin_xx，可是为什么会这样？分配到其他可以不？当你选择某个芯片做设计时，如果你用的事quartus软件，你需要打开tools--pin planner---你会看到芯片的引脚分配图，对应引脚会有各种奇怪的图形，那么他们代表什么？在pin planner 左面的工具栏，有一个叫pin legend的选项，他会解释各种图形代表什么意思，比如，这里会有专用的时钟引脚输入，clk_n。。。或者一个专用的时钟输出引脚等。有足够的经验的话，你就可以很容易分配引脚，当然你还要了解一些引脚的电器特性，比如电平。。

给你提个建议，针对你买的开发板，你有什么问题直接咨询卖板子给你的比较好，他们对自己的产品最熟悉，而且你买的板子也就应该附带有技术支持之类的服务，多利用好他们的技术支持资源。

6，请问FPGA的引脚如何配置

FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。【FPGA工作原理】FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和I／O引脚。4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。【FPGA配置模式】FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并行设计的复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关键问题。如今，随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展，系统设计工程师在从这些优异性能获益的同时，不得不面对由于FPGA前所未有的性能和能力水平而带来的新的设计挑战。例如，领先FPGA厂商Xilinx最近推出的Virtex-5系列采用65nm工艺，可提供高达33万个逻辑单元、1,200个I/O和大量硬IP块。超大容量和密度使复杂的布线变得更加不可预测，由此带来更严重的时序收敛问题。此外，针对不同应用而集成的更多数量的逻辑功能、DSP、嵌入式处理和接口模块，也让时钟管理和电压分配问题变得更加困难。幸运地是，FPGA厂商、EDA工具供应商正在通力合作解决65nm FPGA独特的设计挑战。不久以前，Synplicity与Xilinx宣布成立超大容量时序收敛联合工作小组，旨在最大程度帮助地系统设计工程师以更快、更高效的方式应用65nm FPGA器件。设计软件供应商Magma推出的综合工具Blast FPGA能帮助建立优化的布局，加快时序的收敛。最近FPGA的配置方式已经多元化！【FPGA主要生产厂商介绍】1、Altera2、Xilinx3、Actel4、Lattice其中Altera和Xilinx主要生产一般用途FPGA，其主要产品采用RAM工艺。Actel主要提供非易失性FPGA，产品主要基于反熔丝工艺和FLASH工艺。

文章TAG：FPGA一般多少个引脚一般多少少个