印制板过孔延时多少，电路板走线延时

本文目录一览

1，电路板走线延时
2，过孔一般应该为多大
3，华硕电脑电板放进去开不了机但是电板拿出来就开机了偶尔也开
4，PCB布线的步骤是怎样的怎么规划走线啊新手请多指教
5，电路的抗干扰
6，请问谁有详细的PCB板AD等敏感元件的布线规则谢谢
7，请问在设计电路的时候要考虑哪些电路干扰如何进行抗干扰设计呢
8，求多PCB基板的设计性能要求
9，说明与非门各参数的大小有何意义对电路工作有何意义
10，怎样将CAD等比例转成Protel的PCB图

1，电路板走线延时

板材不一样延时也不一样，要是有过孔延时也不一样。在外层和在内层延时也不一样，这个没有办法定义。网上有人说大概是166ps/inch。

43晶体一般大多是一个金属封装的扁状元件，4，色度延时线是一个高度15mm长20mm宽6mm塑封黑色元件.43m标识电视机的色度延时线和4.43晶体都在色度解码集成块附近，上面有4

电路板走线延时

2，过孔一般应该为多大

直径最小为8mil（0.2mm），这个是机械钻孔的最小孔径；如果是盲孔或者埋孔，最小孔径为4mil（0.1mm），这种孔要用镭射。孔越小越贵。通孔建议使用10/18、12/20的孔，电源孔可以用16/24的。1 电源、地线的处理既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：众所周知的是在电源、地线之间加上去耦电容。尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个bai路, 即构成一个地网来使用(模拟电路的地不能这样使用) 用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板

过孔一般应该为多大

3，华硕电脑电板放进去开不了机但是电板拿出来就开机了偶尔也开

用了多久的电脑？放了多久的电池？电池长时间放在一边不用的话会自动关闭输出，没有超过时间就投保。我的华硕小本就是这样过来的。

插电的时候把电板拆下来用更好！能延长电池寿命！

这通常是电路板有接触不良的原因。当电路板放进机箱后，上螺丝后板子出现几何变形导致线路开路（也会出现过孔不通）。主要观察板子变形的地方铜箔有无开路点或元件是否脱焊。

华硕电脑电板放进去开不了机但是电板拿出来就开机了偶尔也开

4，PCB布线的步骤是怎样的怎么规划走线啊新手请多指教

pcb布线规则,布板需要注意的点很多，但是基本上注意到了下面的这此规则，LAYOUT PCB应该会比较好，不管是高速还是低频电路，都基本如此。1. 一般规则1.1 PCB板上预划分数字、模拟、DAA信号布线区域。1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。1.3 高速数字信号走线尽量短。1.4 敏感模拟信号走线尽量短。1.5 合理分配电源和地。1.6 DGND、AGND、实地分开。1.7 电源及临界信号走线使用宽线。1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。2. 元器件放置2.1 在系统电路原理图中：a) 划分数字、模拟、DAA电路及其相关电路；b) 在各个电路中划分数字、模拟、混合数字/模拟元器件；c) 注意各IC芯片电源和信号引脚的定位。2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。2.3 初步划分完毕後，从Connector和Jack开始放置元器件：a) Connector和Jack周围留出插件的位置；b) 元器件周围留出电源和地走线的空间；c) Socket周围留出相应插件的位置。2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)：a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；b) 将元器件放置在数字和模拟信号布线区域的交界处。2.5 放置所有的模拟器件：a) 放置模拟电路元器件，包括DAA电路；b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；d) 对於串行DTE模块，DTE EIA/TIA-232-E系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。2.6 放置数字元器件及去耦电容：a) 数字元器件集中放置以减少走线长度；b) 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI；c) 对并行总线模块，元器件紧靠Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；d) 对串行DTE模块，接口电路靠近Connector；e) 晶振电路尽量靠近其驱动器件。2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。3. 信号走线3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：3.2 数字信号走线尽量放置在数字信号布线区域内；模拟信号走线尽量放置在模拟信号布线区域内；(可预先放置隔离走线加以限定，以防走线布出布线区域)数字信号走线和模拟信号走线垂直以减小交叉耦合。3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil；b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil)，如/HCS、/HRD、/HWT、/RESET。3.5 模拟信号走线线宽>10mil(一般为12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。3.6 所有其它信号走线尽量宽，线宽>5mil(一般为 10mil)，元器件间走线尽量短(放置器件时应预先考虑)。3.7 旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面，隔离地线可走到PCB的另一面以跳过信号走线而保持连续。3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。3.10 高频信号走线应减少使用过孔连接。3.11 所有信号走线远离晶振电路。3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。3.13 DAA电路中，穿孔周围(所有层面)留出至少60mil的空间。3.14 清除地线环路，以防意外电流回馈影响电源。4. 电源4.1 确定电源连接关系。4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理)4.4 一般地，先布电源走线，再布信号走线。5. 地5.1双面板中，数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)；Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。5.3 如设计中须EMI过滤器，应在接口插座端预留一定空间，绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等，每个功能模块的电源/地只能在电源/地的源点相连。5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。5.6 地线通过一点相连，如可能，使用Bead；如抑制EMI需要，允许地线在其它地方相连。5.7 所有地线走线尽量宽，25-50mil。5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。6. 晶振电路6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短，以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。(因XTLO连接至上升时间快，大电流之驱动器)6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上离晶振最近的DGND引脚，且尽量减少过孔。6.3 如可能，晶振外壳接地。6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。6.5 晶振电容的地直接连接至 Modem的GND引脚，不要使用地线区域或地线走线来连接电容和Modem的GND引脚。7. 使用EIA/TIA-232接口的独立Modem设计7.1 使用金属外壳。如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。7.2 各电源线上放置相同模式的Choke。7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。7.5 EIA/TIA-232电缆信号地接至数字地。针对模拟信号，再作一些详细说明：模拟电路的设计是工程师们最头疼、但也是最致命的设计部分，尽管目前数字电路、大规模集成电路的发展非常迅猛，但是模拟电路的设计仍是不可避免的，有时也是数字电路无法取代的，例如 RF 射频电路的设计！这里将模拟电路设计中应该注意的问题总结如下，有些纯属经验之谈，还望大家多多补充、多多批评指正！... （1）为了获得具有良好稳定性的反馈电路，通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。（2）积分反馈电路通常需要一个小电阻（约 560 欧）与每个大于 10pF 的积分电容串联。（3）在反馈环外不要使用主动电路进行滤波或控制 EMC 的 RF 带宽，而只能使用被动元件（最好为 RC 电路）。仅仅在运放的开环增益比闭环增益大的频率下，积分反馈方法才有效。在更高的频率下，积分电路不能控制频率响应。（4）为了获得一个稳定的线性电路，所有连接必须使用被动滤波器或其他抑制方法（如光电隔离）进行保护。（5）使用 EMC 滤波器，并且与 IC 相关的滤波器都应该和本地的 0V 参考平面连接。（6）在外部电缆的连接处应该放置输入输出滤波器，任何在没有屏蔽系统内部的导线连接处都需要滤波，因为存在天线效应。另外，在具有数字信号处理或开关模式的变换器的屏蔽系统内部的导线连接处也需要滤波。（7）在模拟 IC 的电源和地参考引脚需要高质量的 RF 去耦，这一点与数字 IC 一样。但是模拟 IC 通常需要低频的电源去耦，因为模拟元件的电源噪声抑制比（PSRR）在高于 1KHz 后增加很少。在每个运放、比较器和数据转换器的模拟电源走线上都应该使用 RC 或 LC 滤波。电源滤波器的拐角频率应该对器件的 PSRR 拐角频率和斜率进行补偿，从而在整个工作频率范围内获得所期望的 PSRR 。（8）对于高速模拟信号，根据其连接长度和通信的最高频率，传输线技术是必需的。即使是低频信号，使用传输线技术也可以改善其抗干扰性，但是没有正确匹配的传输线将会产生天线效应。（9）避免使用高阻抗的输入或输出，它们对于电场是非常敏感的。（10）由于大部分的辐射是由共模电压和电流产生的，并且因为大部分环境的电磁干扰都是共模问题产生的，因此在模拟电路中使用平衡的发送和接收（差分模式）技术将具有很好的 EMC 效果，而且可以减少串扰。平衡电路（差分电路）驱动不会使用 0V 参考系统作为返回电流回路，因此可以避免大的电流环路，从而减少 RF 辐射。（11）比较器必须具有滞后（正反馈），以防止因为噪声和干扰而产生的错误的输出变换，也可以防止在断路点产生振荡。不要使用比需要速度更快的比较器（将 dV/dt 保持在满足要求的范围内，尽可能低）。（12）有些模拟 IC 本身对射频场特别敏感，因此常常需要使用一个安装在 PCB 上，并且与 PCB 的地平面相连接的小金属屏蔽盒，对这样的模拟元件进行屏蔽。注意，要保证其散热条件。

5，电路的抗干扰

提高电子电路抗干扰能力的方法：一、减小来自电源的噪声电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路。即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。因此设计电源时要采取一定的抗干扰措施：(如输入电源与强电设备动力线分开;采用隔离变压器;采用低通滤波器;采用独立功能块单独供电等)。二、减小信号传输中的畸变微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10pF左右，输入阻抗相当高。高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重。它会引起信号畸变，增加系统噪声。当Tpd>Tr时，就成了一个传输线问题，必须考虑信号反射、阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电子元件的Tr(标准延迟时间)为3到18ns之间。在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4～20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td>Trd的情况，印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 ·电源电路：产生各种电子电路的所需求电源。·电子电路：亦称电气回路。·基频电路，基频，低频率，使用基频元件。·高频电路，高频，高频率，使用高频元件。·基频、高频混合电路·被动元件：如电阻、电容、电感、二极体…等，有分基频被动元件、高频被动元件。·主动元件：如电晶体、微处理器…等有分基频主动元件、高频主动元件。【微处理器电路】：亦称微控制器电路，形成计算机、游戏机、(播放器影、音)、各式各样家电、滑鼠、键盘、触控…等。【电脑电路】：为微处理器电路进阶电路，形成桌上型电脑、笔记型电脑、掌上型电脑、工业电脑…各样电脑等。【通讯电路】：形成电话、手机、有线网路、有线传送、无线网路、无线传送、光通讯、红外线、光纤、微波通讯、卫星通讯等。【显示器电路】：形成萤幕、电视、仪表等各类显示器。【光电电路】：如太阳能电路。【电机电路】：常运用於大电源设备、如电力设备、运输设备、医疗设备、工业设备…等。【串联电路】：使同一电流通过所有相连接器件的联结方式【并联电路】：使同一电压施加于所有相连接器件的联结方式

6，请问谁有详细的PCB板AD等敏感元件的布线规则谢谢

高速PCB设计指南高速PCB设计指南之一第一篇 PCB布线在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。 1 电源、地线的处理既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：（1）、众所周知的是在电源、地线之间加上去耦电容。（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) （3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。2 数字电路与模拟电路的共地处理现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。3 信号线布在电（地）层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。4 大面积导体中连接腿的处理在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。5 布线中网络系统的作用在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。6 设计规则检查（DRC）布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。（4）、模拟电路和数字电路部分，是否有各自独立的地线。（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。（6）对一些不理想的线形进行修改。（7）、在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。第二篇 PCB布局在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。--考虑整体美观一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的。在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。--布局的检查印制板尺寸是否与加工图纸尺寸相符？能否符合PCB制造工艺要求？有无定位标记？元件在二维、三维空间上有无冲突？元件布局是否疏密有序，排列整齐？是否全部布完？需经常更换的元件能否方便的更换？插件板插入设备是否方便？热敏元件与发热元件之间是否有适当的距离？调整可调元件是否方便？在需要散热的地方，装了散热器没有？空气流是否通畅？信号流程是否顺畅且互连最短？插头、插座等与机械设计是否矛盾？线路的干扰问题是否有所考虑？第三篇高速PCB设计（一）、电子系统设计所面临的挑战　　随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。（二）、什么是高速电路　　通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1／3），就称为高速电路。　　实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。（三）、高速信号的确定　　上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。　 PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。设Tr 为信号上升时间， Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。（四）、什么是传输线 PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。（五）、传输线效应基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。• 反射信号Reflected signals• 延时和时序错误Delay & Timing errors• 多次跨越逻辑电平门限错误False Switching• 过冲与下冲Overshoot/Undershoot• 串扰Induced Noise (or crosstalk)• 电磁辐射EMI radiation5.1 反射信号　　如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。 5.2 延时和时序错误　　信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。　　通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。 5.3 多次跨越逻辑电平门限错误信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。 5.4 过冲与下冲过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。 5.5 串扰　　串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。　　信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。5.6 电磁辐射　　EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。（六）、避免传输线效应的方法针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。6.1 严格控制关键网线的走线长度　　如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。6.2 合理规划走线的拓扑结构　　解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。　　对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.　　例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。　　星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。　　　在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。　　串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。　　串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。　　最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。　　此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。　　垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。 6.3 抑止电磁干扰的方法　　很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。6.4 其它可采用技术　　为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。　　当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。　　任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。　　如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。　　走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。结束语　　　　高速电路设计是一个非常复杂的设计过程，ZUKEN公司的高速电路布线算法(Route Editor)和EMC/EMI分析软件(INCASES,Hot-Stage)应用于分析和发现问题。本文所阐述的方法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的！

7，请问在设计电路的时候要考虑哪些电路干扰如何进行抗干扰设计呢

纯粹经验谈，愿意交流。板级噪声抑制工作分为两个层面和三个阶段：两个层面是1）板外的；2）板内的。三个阶段是1）防止发生，2）防止不了的要抑制，3）抑制不了的要适应。板外的首先是确定干扰源，这和你的设备工作环境有关，举个例子，你的设备工作在外太空，此时如果你加上50Hz工频干扰抑制设计就太傻了。然后按照三个阶段解决问题。1）防止：能不能防止发生，工作在大功率电动机边上的，能不能把电机关了。2）抑制：抑制的关键是搞清楚噪声传递方式，是空间辐射还是传导。大功率电机主要是传导，切断传导途径，不使用电机的电源给板卡供电，或者电源经二次变换稳压处理等。3）适应。电机启停时噪声最大，此时板卡可以不工作，其它时候正常工作。板内的讨论的内容比较比较多了。敲字还是比较累得。板外的噪声由于是环境固有的，所以设计上主要是抑制其影响。班内的由于是自己的，所以设计上是防止噪声产生。

提高电子电路抗干扰能力的方法：一、减小来自电源的噪声电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路。即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。因此设计电源时要采取一定的抗干扰措施：(如输入电源与强电设备动力线分开;采用隔离变压器;采用低通滤波器;采用独立功能块单独供电等)。二、减小信号传输中的畸变微控制器主要采用高速cmos技术制造。信号输入端静态输入电流在1ma左右，输入电容10pf左右，输入阻抗相当高。高速cmos电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重。它会引起信号畸变，增加系统噪声。当tpd>tr时，就成了一个传输线问题，必须考虑信号反射、阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电子元件的tr(标准延迟时间)为3到18ns之间。在印制线路板上，信号通过一个7w的电阻和一段25cm长的引线，线上延迟时间大致在4～20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现td>trd的情况，印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 ·电源电路：产生各种电子电路的所需求电源。·电子电路：亦称电气回路。·基频电路，基频，低频率，使用基频元件。·高频电路，高频，高频率，使用高频元件。·基频、高频混合电路·被动元件：如电阻、电容、电感、二极体…等，有分基频被动元件、高频被动元件。·主动元件：如电晶体、微处理器…等有分基频主动元件、高频主动元件。【微处理器电路】：亦称微控制器电路，形成计算机、游戏机、(播放器影、音)、各式各样家电、滑鼠、键盘、触控…等。【电脑电路】：为微处理器电路进阶电路，形成桌上型电脑、笔记型电脑、掌上型电脑、工业电脑…各样电脑等。【通讯电路】：形成电话、手机、有线网路、有线传送、无线网路、无线传送、光通讯、红外线、光纤、微波通讯、卫星通讯等。【显示器电路】：形成萤幕、电视、仪表等各类显示器。【光电电路】：如太阳能电路。【电机电路】：常运用於大电源设备、如电力设备、运输设备、医疗设备、工业设备…等。【串联电路】：使同一电流通过所有相连接器件的联结方式【并联电路】：使同一电压施加于所有相连接器件的联结方式

一般模拟电路需要考虑的是震荡的问题，避免自激震荡是关键。还有噪声信号的干扰。抗干扰关键首先在于合理的设计，选取合适的元件，另外容易相互影响的原件最好隔离开来，易受电磁场干扰的原件采取一定的封装隔离，还有电路应选用规划合理的PCB来实现。

8，求多PCB基板的设计性能要求

多PCB基板的设计性能大多数与单PCB基板或双PCB基板类似，那就是注意避免使太多的电路塞满太小的空间，从而造成不切实际的公差、高的内层容量、甚至可能危及产品质量的安全。因此，性能规范应该考虑内层线路的热冲击、绝缘电阻、焊接电阻等的完整的评估。以下内容叙述了深圳宏力捷多PCB基板设计中应考虑的重要因素。　　一，机械设计因素　　机械设计包括选择合适的板尺寸、板的厚度、板的层叠、内层铜筒、纵横比等。　　1 板尺寸　　板尺寸应根据应用需求、系统箱尺寸、电路板制造者的局限性和制造能力进行最优化选择。大电路板有许多优点，例如较少的PCB基板、许多元器件之间较短的电路路径，这样就可以有更高的操作速度，井且每块PCB板子可以具有更多的输入输出连接，所以在许多应用中应首选大电路板，例如在个人计算机中，看到的都是较大的母板。然而，设计大PCB板子上的信号线布局是比较困难的，需要更多的信号层或内部连线或空间，热处理的难度也较大。因此，设计者一定要考虑各种因素，例如标准板尺寸、制作设备的尺寸和制作过程的局限性。在1PC-D-322中给出了关于选择标准的印制电路/板尺寸的一些指导原则。　　2 板厚度　　多PCB基板的厚度是由多种因素决定的，例如信号层的数目、电源板的数量和厚度、优质打孔和电镀所需的孔径和厚度的纵横比、自动插入需要的元器件引脚长度和使用的连接类型。整个电路板的厚度由PCB板子两面的导电层、铜层、PCB基板厚度和预浸材料厚度组成。在合成的多PCB基板上获得严格的公差是困难的，大约10%的公差标准被认为是合理的。　　3 板的层叠　　为了将PCB板子扭曲的几率减到最小，得到平坦的完成板，多PCB基板的分层应保持对称。即具有偶数铜层，并确保铜的厚度和板层的铜箔图形密度对称。通常层压桓使用的构造材料的径向（例如，玻璃纤维布）应该与层压板的边平行。因为粘接后层压板沿径向收缩，这会使电路板的布局发生扭曲，表现出易变的和低的空间稳定性。　　然而，通过改善设计可以使多PCB基板的翘曲和扭曲达到最小。通过整个层面上铜箔的平均分布和确保多PCB基板的结构对称，也就是保证预浸材料相同的分布和厚度，可达到减小翘曲和扭曲的目的。铜和碾压层应该从多PCB基板的中心层开始制作，直到最外面的两层。规定在两个铜层之间的最小的距离（电介质厚度）是0.080mm。　　由经验可知，两个铜层之间的最小距离，也就是粘接之后预浸材料的最小厚度必须至少是被嵌入的铜层厚度的两倍。换一句话说，两个邻近的铜层，如果每一层厚度是30μm，则预浸材料的厚度至少是2（2x30μm）=120μm，这可通过使用两层预浸材料实现（玻璃纤维织布的典型值是1080）。　　4 内层铜箔　　最常使用的铜箔是1oz（每平方英尺表面区域的铜箔为1oz）。然而，对于密集的PCB板子，其厚度是极其重要的，需要严格的阻抗控制，这种PCB板子需要使用0.50z的铜箔。对于电源层和接地层，最好选用2oz或更重一点的铜箔。然而，蚀刻较重的铜箔会导致可控性降低，不容易实现所期望的线宽和间距公差的图样。因而，需要特殊的处理技术。　　5 孔　　根据元器件引脚直径或对角线的尺寸，镀通孔的直径通常保持在0.028—0.010in之间，这样可以确保足够的体积，以便进行更好的焊接。　　6 纵横比　　“纵横比”是板的厚度与钻孔直径的比值。一般认为3：1是标准的纵横比，虽然像5：1的高纵横比也是常用的。纵横比可通过钻孔、除胶渣或回蚀和电镀等因素确定。当在可生产的范围内保持纵横比时，过孔要尽可能的小。　　二，电气设计因素　　多PCB基板是高性能、高速度的系统。对于较高的频率，信号的上升时间减少，因而信号反射和线长的控制变得至关重要。多PCB基板系统中，对于电子元器件可控阻抗性能的要求很严格，设计要满足以上要求。决定阻抗的因素是PCB基板和预浸材料的介电常数、同一层面上的导线间距、层间介质厚度和铜导体厚度。在高速应用中，多PCB基板中导体的层压顺序和信号网的连接顺序也是至关重要的。介电常数：PCB基板材料的介电常数是确定阻抗、传播延迟和电容的重要因素。使用环氧玻璃的PCB基板和预浸材料的介电常数可通过改变树脂含量的百分比进行控制。　　环氧树脂的介电常数为3.45，玻璃的介电常数为6.2。通过控制这些材料的百分率，环氧玻璃的介电常数可能达到4.2-5.3。PCB基板的厚度对于确定和控制介电常数就是一个很好的说明。　　介电常数相对较低的预浸材料适合应用于射频和微波电路中。在射频和微波频率中，较低的介电常数造成的信号延迟较低。在PCB基板中，低损耗因素可使电损失达到最小。　　预浸材料ROR4403是ROGERS公司生产的一种新型材料。这种材料和在标准多PCB基板（FR-4材料）结构中使用的其他PCB基板（例如，微波板使用的RO4003或RO4350）相互兼容。

9，说明与非门各参数的大小有何意义对电路工作有何意义

如何提高抗干扰能力和电磁兼容性？ 1、下面的一些系统要特别注意抗电磁干扰： (1) 微控制器时钟频率特别高，总线周期特别快的系统。 (2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。 (3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。 2、为增加系统的抗电磁干扰能力采取如下措施： (1) 选用频率低的微控制器：选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。 (2) 减小信号传输中的畸变微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 (3) 减小信号线间的交叉干扰： A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。 CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交叉干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。 (4) 减小来自电源的噪声电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。 (5) 注意印刷线板与元器件的高频特性在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。印刷线路板的过孔大约引起0.6pf的电容。一个集成电路本身的封装材料引入2~6pf电容。一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。 (6) 元件布置要合理分区元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。 G 处理好接地线印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。 (7) 用好去耦电容。好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。 1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。 3、降低噪声与电磁干扰的一些经验。 (1) 能用低速芯片就不用高速的，高速芯片用在关键地方。 (2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。 (3) 尽量为继电器等提供某种形式的阻尼。 (4) 使用满足系统要求的最低频率时钟。 (5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。 (6) 用地线将时钟区圈起来，时钟线尽量短。 (7) I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。 (8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。 (9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 (10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。 (11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。 (12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。 (13) 时钟、总线、片选信号要远离I/O线和接插件。 (14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。 (15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。 (16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。 (17) 元件引脚尽量短，去耦电容引脚尽量短。 (18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。 (19) 对噪声敏感的线不要与大电流，高速开关线平行。 (20) 石英晶体下面以及对噪声敏感的器件下面不要走线。 (21) 弱信号电路，低频电路周围不要形成电流环路。 (22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。 (23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。 (24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。

10，怎样将CAD等比例转成Protel的PCB图

注意公、英制的转换。

第五章 PCB设计一、板框导航当我们设计了原理图，生成了网表，下一步就要进行PCB设计。首先要画一个边框，我们可以借助板框导航，来画边框。在“File”下选择“New”中的“Wizards”,在选取“Printed Circuit Board Wizard”，点击“OK”即可，按照显示对话框的每一步提示，完成板框设计。二、建立PCB文件要进行PCB设计，必须有原理图，根据原理图才能画出PCB图。按照上述板框导航生成一张“IBM XT bus format”形式的印制板边框。选择PCB设计窗口下的“Design”中的“Add/Remove Library”,在对话框上选择“4 Port Serial Interface.ddb”,在“\Design Explorer 99SE\Examples”文件夹中选取，点取“Add”,然后“OK”关闭对话框。在左侧的导航树上，打开“4 Port Serial Interface.prj”原理图文件，选择“Design”下的“Update PCB”，点取“Apply”,“Update Design”对话框被打开，点取“Execute”选项。对话框“Confirm Component Associations”对话框将被打开，网络连接表列出，选择应用“Apply”更新PCB文件，由于Protel99SE采用同步设计，因此，不用生成网表也可以直接到PCB设计。这时，一个新的带有网络表的PCB文件将生成。三、层管理利用Protel99 SE设计PCB板，信号层可达到32个，地电层16个，机械层16个。我们增加层只需运行\\Design\layer stack manager功能菜单,就可以看到被增加层的位置。四、布局设计布线的关键是布局，多数设计者采用手动布局的形式。“Room”定义规则，可以将指定元件放到指定区域。Protel99 SE在布局方面新增加了一些技巧。新的交互式布局选项包含自动选择和自动对齐。使用自动选择方式可以很快地收集相似封装的元件，然后旋转、展开和整理成组，就可以移动倒板上所需位置上了。当简易的布局完成后，使用自动对齐方式整齐地展开或缩紧一组封装相似的元件。新增动态长度分析器。在元件移动过程中，不断地对基于连接长度的布局质量进行评估，并用绿色（强）和红色（弱）表示布局质量。提示：打开布局工具条，可展开和缩紧选定组件的X、Y方向，使选中的元件对齐。四、布线设置在布线之前先要设置布线方式和布线规则。Protel99 SE有三种布线方式：忽略障碍布线（Ignore obstacle），避免障碍布线（Avoid obstacle），推挤布线（Push obstacle）。我们可以根据需要选用不同的布线方式，在“Tools”工具菜单下选择“Preferences”优选项中选择不同的布线方式。也可以使用“SHIFT+R”快捷键在三种方式之间切换。接着选择布线规则，在“Design”下选择“Rules”对话框，选择不同网络布线的线宽，布线方式，布线的层数，安全间距，过孔大小等。有了布线规则，就可进行自动布线或手动布线了。如果采用自动布线，选择“Auto Route”菜单，Protel 99SE支持多种布线方式，可以对全板自动布线，也可以对某个网络、某个元件布线，也可手动布线。手动布线可以直接点击鼠标右键下拉菜单“Place track”，按鼠标左键一下确定布线的开始点，按“BackSpace”取消刚才画的走线，双击鼠标左键确定这条走线，按“ESC”退出布线状态。用“Shift”加空格键可以切换布线形式，“45°”“90°”弧形布线等方式之间切换。Protel99 SE提供了很好的在线检查工具“Online DRC”随时检查布线错误（在工具菜单的优选项下面）。如果修改一条导线，只需重画一条线，确定后，原来的导线就会自动被删除。五、电气规则检查当一块线路板已经设计好，我们要检查布线是否有错误，Protel99 SE提供了很好的检查工具“DRC”自动规则检查。只要运行“Tools”下的“Design Rlue Check”，计算机会自动将检查结果列出来。六、信号完整性分析当PCB设计变得更复杂，具有更高的时钟速度、更高的器件开关速度以及高密度，在设计加工前进行信号的完整性分析变得更尤为重要。 Protel99 SE包含一个高级的信号完整性仿真器，它能分析PCB设计和检查设计参数的功能，测试过冲、下冲、阻抗和信号斜率要求。如果PCB板任何一个设计要求(设计规则指定的)有问题，可以从PCB运行一个反射或串扰分析，以确切地查看其情况。信号完整性仿真使用线路的特性阻抗、通过传输线计算、I/O缓冲器宏模型信息，做为仿真的输入。它是基于快速的反射和串扰模拟器，采用经工业证实的算法，产生非常精确的仿真。设置信号完整性设计规则打开“LCD Controller.ddb”设计数据库，在“Design Explorer 99SE\Examples”目录下，通过左侧的导航树，打开“LCD Controller.pcb”文件。设置信号完整性设计规则，测试的描述。必须包含层堆栈规则。在“Tools”下选择“Preferences”对话框中的“Signal Integrity”选项，在这个对话框中，显示了所有元件的标号所代表的元件名称。例如“R”代表“Resistors”,用“Add”增加，在“Component Type”对话框上，用“R”设置“Designator Prefix”，在“Component Type”中设置为“Resistor”,点击“OK”加入。重复上述操作设置“C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC；J-Connector;L-inductor”,当我们设置完成时，点取“OK”退出优选项对话框。从菜单中选择“Design\Rules”，然后按下设计规则对话框中的信号完整性钮。每个规则包含了该规则测试的描述。一旦配置了信号完整设计规则，从菜单中选择“Tools”下的“Design Rule Check”，显示设计规则检查对话框。按对话框中央的信号完整性按钮，进行信号完整性设计规则检查。包含电源网络设计规则，指定每个电源网络和电压。从“Rule Classes”中选“Overshoot Falling Edge”点击“Add”,在谈出对话框中选择“Fiter Kind”设为“Whole Board”,并且改变右侧“Maximum(Volts)”为“0.5”,点取“OK”,存入这条规则。重复刚才的步骤，设置“Undershoot-Falling Edge”，两个强制信号完整性规则。运行设计规则检查“DRC”，然后在“Report”中运行“Signal Integrity”，找到网络名为“FRAMA1”，选重这个网络，在“Edit”中选“Take Over”从菜单中加入网络，对它进行分析。在“Simulation”的“Reflection”菜单下可以观看波形。我们选种哪一个器件，那个器件的曲线将被点亮。信号完整性分析菜单中还为我们提供消除干扰的方法。如果设计不包含电源层分析将仍然执行，但是结果不能认为是准确的。信号完整性分析器不考虑多边形敷铜。DRC测试是从所有可能输出脚对每个网络最坏情况仿真，最坏结果就是DRC结果。执行串扰分析至少需要从网表上确定二个网。然后指定其中一个为侵略者，或受害人。侵略者被加入激励脉冲，受害人为接收串扰。当已经指定侵略者或受害人网络时，按Crosstalk按钮执行仿真，结果将显示在Protel波形分析器上。可以从波形上直接执行许多测量，仅仅击一下波形右边列表上的节点，从分析菜单中选择一个选项。如果你发现波形与设计规则检查给定的结果不匹配(例如：DRC给1.2伏特的过冲，但是波形有小的振铃)，大概因为用于反射分析的输出节点不是DRC报告的最坏节点。除了执行反射和串扰分析，还可以执行一个信号完整性效果的网络筛选，例如过冲、延迟、阻抗等等。网络筛选产生类似电子表格的结果表，可以快速查出有问题的网络。执行网络筛选，要指定许多网络(如果需要可选全部)，按Net Screening按钮。当筛选结果出现，使用工具条上按钮控制所要显示的内容(阻抗、电压等等)，按下列名按结果类型显示。七、可以在PCB中修改元件封装。操作步骤： ①增加焊盘，将焊盘设置为被选中状态；　②将需要增加的元件恢复原始图素；　③选\Tools\Covert\Add Selected Prmitives to Component；　④提问要增加焊盘的元件，确认即可。八、建立新的PCB器件封装由于硬件厂家发展速度非常快，器件的不断更新，我们经常需要从库里增加器件封装，或增加封装库。Protel99 SE提供了很好的导航器，帮助我们完成器件的添加。根据文件产生PCB封装库打开“LCD Controller.ddb”设计数据库，选中“LCD Controller.pcb”并打开。在“Tools”下选择“Make Libray”，建立一个新库文件“LCD controller.lib”,所有PCB中的器件封装被自动抽取出来，保存在库文件中。在这个新库文件中建立器件封装，点击左侧导航树上的“Browse PCBlib”,可以浏览这个库里现有的元件，创建一个新的元件选择“Tools”下的“New Component”，弹出一个器件封装模板，按照提示，可以迅速生成一个我们需要的器件封装。九、生成GERBER文件在我们将所有设计完成之后，需要把PCB文件拿到制版厂家去做印制版。如果厂家有Protel 98或Protel 99，我们可以用Protel 99SE中“File\Save as选择存储文件格式为3.0，然后导出PCB文件给厂家。如果厂家没有这两种版本文件，需生成“GERBER”给厂家。具体操作如下：首先我们打开一个设计好的PCB文件“Z80 Microprocessor.ddb”设计数据库中的“Z80 Processor board.pcb”文件，选择“File”主菜单下的“CAM Manager”，按照输出导航，可以方便的生成光绘文件和数控钻孔文件。所有输出文件被保存在“CAM Manager”文件夹下。光圈文件的后缀为“*.APT”,GERBER文件的后缀为“*.G*”,钻孔文件的后缀为“*.DRR”和“*.TXT”。将所有文件导出到一个指定目录下，压缩后即可交给印制板厂生产。如果我们想看生成的GERBER文件是否正确，请用导入的方法可以打开每一层文件。十、打印预览在Protel 99SE中我们可以观看打印效果，通过\\File\Print/Preview控制打印参数，修改打印结果。可以在打印预览中任意添加层或删除层。十一、3D显示点击\\VIEW\Board in 3D选项，可以看到设计板的三维图形，并且可以任意旋转、隐藏元件或字符等操作。十一、强大的输入输出功能用Import可以读取Orcad(*.max)、P-CAD PDIF(*.PDF)、AutoCAD(*.DWG,*.DXF)文件。并且，新增与CCT公司的接口。

文章TAG：印制板过孔延时多少印制板延时多少