本文目录一览

1，FPGA中用DCM分频问题求助66分成50的

应该做map的时候，发现你的设计里有 的输出信号没有接到任何地方，或者没有输入信号，这部分就会被优化掉，这样导致你的clk4也就没接到任何模块， which no longer has a connected signal.你看看 Section 5 of the Map Report File， 看哪个模块被优化掉了

FPGA中用DCM分频问题求助66分成50的

2，如何用FPGA驱动1602 显示数字

http://blog.chinaaet.com/detail/30812.html前些天我贴在博客上的。。
逻辑控制不难，用状态机就可以了。但是要做好系统时钟的速度，1602的速度比fpga运行的速度低得多，要系统时钟要经过分频才可以接入1602。输出部分的io口可以做一个弱上拉，加强驱动力。

如何用FPGA驱动1602 显示数字

3，用FPGA 实现数字频率计显示的用四位数码管或者是1602都可以精

LCD1602主要是时序的关系，你需要控制好每一个时候写什么数据，是指令还是数据，控制好就可以了，还有频率信号的输入，我当时做的用了一个电压比较器输入的，你也可以直接输入，不过还是建议你简单的处理一下，对于显示的结果我想说一下，由于会有跳动，处理这种的结果最好是多次求取平均值进行处理，或者是中值滤波算法，这样子显示的结果才会比较稳定
数码管共阴共阳的编码不一样，还有数码管abcdefg编码的顺序跟引脚分配是否对应。

用FPGA 实现数字频率计显示的用四位数码管或者是1602都可以精

4，FPGA音乐播放器分频数如何计算

一个八度（倍频程）有12个半音：C、#C、D、#D、E、F、#F、G、#G、A、#A、B。A的频率为440Hz，#A的频率为Ax2^(1/12)≈Ax1.059463，#G的频率为A/2^(1/12)≈A/1.059463，由此可推算出这12个半音的具体频率值。比这12个半音低八度的12个半音频率，就是相应半音频率的1/2，同理，比这12个半音高八度的12个半音频率，就是相应半音频率的2倍。知道了具体频率值，就可以根据主时钟频率来计算分频系数了。
支持一下感觉挺不错的

5，fpga 已用PLL产生了200M的频率如何分频或其他设计才能得到100K

对 00以父之名00 给的程序稍做下修改，把分频数用个输入代替，也就是你需要什么频率输出就给怎样的分频数，如果100K~10MHz频率都要输出的话就用个case来选择
用个计数分频就行啦，我这有个程序，可以任意设置分频及占空比//**************************************//可置参数的任意分频器 如下式7分频//**************************************module divf_parameter(rst,clk,en,clkout); input rst,clk,en; output clkout; integer temp; //最大值为2的32次方 parameter N=7,M=3; always @(posedge clk) begin if(rst) temp<=0; else if(en) if(temp==N-1)temp<=0; else temp<=temp+1; end assign clkout =(temp

文章TAG：用fpga写1602a分频多少fpga  分频  多少  
下一篇