本文目录一览

1，时序电路怎么看是几进制计数器

看D0D1DD3初始置数是多少，然后看Q0Q1Q2Q3在多少的时候反馈

时序电路怎么看是几进制计数器

2，数字电路怎样看是多少进制计数器

先判断是同步计数器还是异步计数器：计数脉冲同时接到个触发器，各触发器状态的变换与计数脉冲同步即为同步计数器。根据电路图写出逻辑表达式，再化简。根据表达式写出逻辑状态表。最后根据逻辑状态表看是几进制计数器。比如逻辑状态表每过6个脉冲变化一次即为六进制计数器。扩展资料：逻辑电路的分析有以下四步：已知逻辑图写出逻辑表达式，利用逻辑代数化简或变换逻辑表达式，列出逻辑状态表，最后分析逻辑功能。如何构成N进制计数器：利用反馈复位法，即当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。利用反馈复位法可用已有的计数器得出小于原进制的计数器。例如用一片T4290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可以得出十以内的任意进制计数器。

数字电路怎样看是多少进制计数器

3，分析图示电路说明它是多少进制计数器

左边的一个计数器是计数到1001进位，然后清零置数，从零在开始循环;后面的一个是计数但0101循环，所以计数器的进制是10*6

分析图示电路说明它是多少进制计数器

4，分析电路说明他是几进制计数器有没有详细过程

状态为：0000－0001－…－1001－0000(1010)故其为十进制计数器。
是九进制计数器，状态为：0000－0001－0010－0011－0100－0101－0110－0111－1000－0000(1001)

5，计数器的模和几进制有什么区别

你想做什么，这个东西用单片机设计最方便。
仅仅讨论两位的十进制计数，计数的状态，有：0~99。模，就是 100。但是，对秒计数，还是用这两位数，计数的状态，就只有：0~59。此时，模，就是 60。　空谈、具体，就有两种不同的模。这就是二者的区别。　　别忘了采纳。
举个例子说，四位二进制计数器 ，采用二进制的方法，共有16个有效状态，模为16，为16进制。

6，计数器 从2到9 是几进制

如果这样想不通的话你可以设想一下是从0到1，0到2，0到3是多少进制，原理都是一样的，那么假如是0到10，我们都知道这是十进制，那么0到9就是九进制，换个思维，1到9就是八进制，这个相当于0到8，那么2到9就是七进制，还有另一个方法可以证明，试想，从2计数到9，需要7个信号，但是9这个状态不会存在很久，而是作为进位的。所以还是7进制。希望我的回答能帮助到你。
你好！8进制的，两个数相减加一就是要表示的进制。仅代表个人观点，不喜勿喷，谢谢。

7，数学电子技术 请问这三个计数器是几进制的 这个是怎么判断的 请写一

首先你要分清楚74ls160是10进制，ls161是4位2进制，即最高16进制。虽然第一个和第二个时钟都接在cp上，但是第二个的CT接在第一个的进位输出co上，也就是说，第一个输出co时，才允许第二个计数，即第一个输出时，第二个计数1。第一张图的置位LD接在几个Q上面，就是接门电路的这几个Q为1，LD才有效，所有D都接0，所以LD有效时候，都置为0，即重新计数，就是对应的进制了。如第一个图，左边为1001等于9，右边有0100等于4时候（排序为高到低Q3—Q0），开始输出LD，即将40加10等于50。（1001为0—9是10个数）。其他图同理，接CR是复位，即变为0，重新开始。注意后面74ls161是16进制，所以要乘的是16而不是前面的10

8，电路如图所示试确定该电路为几进制计数器

答案是 26进制（二十六进制）：1、两个计数器的CPB都连接各自的QA ————— 2×5＝10进制级数模式打开；2、S9(1)、S9(2)都接地 —————— 没有采用置九法；3、最为关键的： 左侧的R0(1)、R0(2) ——————立即清零端QDQCQBQA ＝0110使得左侧的计数器为 六进制；高位的右侧计数器时钟利用低位的QD（左侧计数器QD），符合“逢十进一”的要求； 右侧高位的R0(1)、R0(2) ——————立即清零端QDQCQBQA ＝0010使得左侧的计数器为 二进制；注释：功能端介绍，在图中：R0(1)、R0(2)，为立即清零端，两者同时为高电平时实现清零功能，清零方式为异步（立即）。S9(1)、S9(2)，为置数端，两者同时为高电平时实现置数功能，此时，输出端输出最大数 1001。QD、QC、QB、QA 为数据输出端。CPA、CPB为脉冲输入端，其中：外部时钟脉冲从CPA输进去，输出从QA输出时为二进制记数；脉冲从CPB进去，输出从QB、QC、QD输出时为五进制记数；脉冲从CPA进去，QA接CPB，输出从QD、QC、QB、QA输出时为十进制记数。一般地：1．设计n进制计数器，n为几位数就需几块74LS90。2．每块74LS90的两脉冲都按10进制接法相连接，置数S9端无效。3．高位的计数脉冲来自低位的QD，符合“逢十进一”的逻辑需求。4．n中为0的那位对应的74LS90的清零端可接n各位BCD码中为“1”的输出端的“与”运算结果，当然也也可接低电平。

文章TAG：多少多少进制计数器  时序电路怎么看是几进制计数器  
下一篇