差分对之间的间距是多少厘米，PADS在添加差分对时距离是6mil但是在动态设计的时候距离就不是6mi

1，PADS在添加差分对时距离是6mil但是在动态设计的时候距离就不是6mi

请注意，你这个很有可能是被规则限制了，什么意思了，如果你规则限制走线之间的网络间距为8MIL但是你在差分上又是6MIL这样规则就出错了，它还是遵从最高权限规则限制的~~~

PADS在添加差分对时距离是6mil但是在动态设计的时候距离就不是6mi

2，644MHz的差分信号线请问16对差分线之间允许的长度误差是多少

644mhz的差分线是什么总线？差分对内相位差一般控制5mil就没有问题。对间的话一般是不用控制长度差的，除非是一类总线的要求，或者pdg里的要求。如果不放心考虑到链路损耗的话，相差1000mil以内都可以的

644MHz的差分信号线请问16对差分线之间允许的长度误差是多少

3，pcie是什么

PCIE，即peripheral component interconnect express的缩写，是一种高速串行计算机扩展总线标准。PCIE属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽。PCIE设备通过称为互连或链路的逻辑连接进行通信。链路是两个PCI Express端口之间的点对点通信通道，允许它们发送和接收普通PCI请求和中断。PCIE使用共享并行总线架构，其中PCI主机和所有设备共享一组通用的地址，数据和控制线。扩展资料：PCIE的布线规则1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100MM）以内。2、PCIE的PERP/N，PETP/N，PECKP/N是三个差分对线，注意保护（差分对之间的距离、差分对和所有非PCIE信号的距离是20MIL，以减少有害串扰的影响和电磁干扰（EMI）的影响。3、差分对中2条走线的长度差最多5MIL。2条走线的每一部分都要求长度匹配。差分线的线宽7MIL，差分对中2条走线的间距是7MIL。4、当PCIE信号对走线换层时，应在靠近信号对过孔处放置地信号过孔，每对信号建议置1到3个地信号过孔。PCIE差分对采用25/14的过孔，并且两个过孔必须放置的相互对称。5、PCIE需要在发射端和接收端之间交流耦合，差分对的两个交流耦合电容必须有相同的封装尺寸，位置要对称且要摆放在靠近金手指这边，电容值推荐为0.1uF。参考资料来源：百度百科-pcie

pcie是什么