本文目录一览

1，DSP2812一共有多少个管脚啊

看是那种封装的，如果是PGF封装就是176管脚，如果是BGA的封装就128脚。一般用PGF封装

DSP2812一共有多少个管脚啊

2，tms320f28335的引脚有多少个

176个引脚。

tms320f28335的引脚有多少个

3，请教有关2812CPU定时器0的问题

时间设定好就不会发生变化，还有楼上的同意示波器和DSP能连嘛？
2# 我用一个普通IO口分别放在进定时器和出定时器的时候，进定时器时IO输出高电平，出定时器的时候设为低电平，对通讯中断也是这样，然后用示波器观察IO引脚电平的变化就可知道定时器和通讯中断的时间，觉得慢慢的有移动，请高手赐教

请教有关2812CPU定时器0的问题

4，28335同个can有多个引脚

答：两个是同样的标注就表示其中有一组是可以复用的，通过寄存器选择复用为TXDA RXDA的，正常默认的是一组

5，dsp 串口调试故障求助高手帮忙

你的422是不是接错了，我也出现过这种情况，就是把422的TX+和TX-接到了板子的TX+,TX-，结果是也能发送，但是串口助手显示偶尔不正常，正常应该是T对应R，R对应T
大哥，这个问题感觉你手上的静电让电脑的串口收到了很多错误数据。感觉是你的板子与PC机没有共地啊，你看下是否是这个问题，另外，你的dsp发送的数据也太简单了点，可以发"\n\rok?\n\r"你看这样对了不？
232-485 转换器 232 接口电平 与 连接的 dsp 接口一致吗？要不你试试 485-ttl 模块e485ttl rs-485/ttl有源转换器　内置智能模块，自动识别rs-485信号流向

6，dsp作为主控芯片mcmp管脚应该为高还是低

低Dsp28335有88个管脚可供用户配置使用，他们可以当普通的IO端口使用，也可以使用管脚的复用功能。所有管脚的配置都是通过寄存器进行配置。接下来我将介绍DSP28335关于管脚配置所用到的寄存器以及怎么用。DSP28335管脚分为三组A(GPIO0GPIO31)，B(GPIO32GPIO63)，C(GPIO64~GPIO87)。GPIO控制寄存器：1、GPxCTRL:控制ADC采样周期和时钟2、GPxSELn:控制输入信号保持多少个采样周期才被采样（通过GPxCTRL和GPxSELn对输入信号进行处理，使输入信号符合我们所要的标准，具体设置参见User Guides）3、GPxMUXn:管脚使用复用功能时设置寄存器，仅仅使用普通IO功能不需要管他(默认为普通IO)4、GPxDIR:控制管脚输入输出方向（必须先给GPxDAT寄存器赋值才可以设置为输出，若不赋值会输出默认值）5、GPxPUD:设置管脚的上拉电阻（GPIO0~GPIO11的上拉电阻默认是不设置的，其他管脚的上拉电阻默认是接上的）在ccs中怎么设置这些寄存器呢？输入GpioCtrlRegs后按点（.）就会提示出以下寄存器，一路点下去最后赋值即可。

7，能不能告诉我一种辨认有源晶振的引脚的方法一共有四个脚我不

有个点标记的为1脚，按逆时针（管脚向下）分别为2、3、4。 有源晶振通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压。 有源晶振不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。相对于无源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，而且价格高。 参考： http://darkgrass13.spaces.live.com/blog/cns!A768D24CDF20DE90!322.entry(复制) http://www.99eda.com/show.aspx?id=516&cid=17

8，altera fpgacpld 命名问题

Altera的命名规则如下：工艺+版本+型号+LE数量+封装+器件速度。举例：EP2C20F484C6EP 工艺2C cyclone2 （S代表stratix。A代表arria)20 2wLE数量F484 FBGA484pin 封装C6 八速 数字越小速度越快。那么首先：LE数量在同等器件信号的同时越多的越好。同时越贵管脚数量在同等情况下越多越好。器件速度越快越好。FPGA可能没有先进性一说：不同产品不同用途。cyclone系列：一共3代cyclone系列是FPGA的A版入门产品。涵盖面广，而且对应的器件无论功耗和速度都不错。在小规模设计上与xilinx的spartan3A竞争低端市场。stratix：总共4代的stratix直瞄大规模。数字信号处理以及片上系统等高端市场。无论是器件速度还是内部资源都是全新的构架。至于片上系统以及内部DSP，stratix4和高端xilinx vertix5成为了两大公司在高端市场的主流。如果你需要这方面的资料需要多看对应厂商的datasheet。每个系列的不同等级的FPGA。altera都在网上做了详细的familay overview。网址：www.altera.com.cn 在document里面搜索你想要的关键字就可以。

9，tms320f28335有几个sci口

TMS320F2812是基于代码兼容的C28x内核的新型高性能32位定点数字信号处理器，其代码与F24x/LF240x系列DSP代码及部分功能相兼容，C28x内核的指令执行周期达到了6.67ns，最高运行频率可以达到150MHz，保证了控制系统有足够的运算能力。　　此外，F2812集成有许多外设，提供了整套的片上系统，从降低了系统成本，实现更简单、高效的控制。　　其片上外设主要包括2×8路12位ADC（最快80ns转换时间），2路SCI，1路SPI，1路McBSP，1路eCAN接口等，并带有两个事件管理模块（EVA、EVB），分别包括6路PWM/CMP，2路QEP，3路CAP，2路16位定时器（或TxPWM/TxCMP）。　　另外，该器件还有3个独立的32位CPU定时器，以及多达56个独立编程的GPIO引脚。　　由此可见，F2812在具备数字信号处理器卓越的数据处理能力的同时，又具有适于控制的片内外设及接口，可广泛应用于各种高性能的系统控制中。　　F2812不同于F24xx系列DSP，它采用统一编址方式。　　芯片内部有18K的SARAM，包括MO、M1、L0、L1、H0共5个存储块。　　各存储块保持独立，可以在同一机器周期对不同的RAM块进行访问，从而减少流水线时延。　　而且F2812内部有128K字的FLASH，地址空间3D8000h——3F7FFFh，适用于低功耗、高性能的控制系统。　　此外F2812提供了外部存储器扩展接口（XINTF），方便进行系统扩展，其寻址空间可以达到1MB。　　F2812有多种上电引导方式可供选择，可以通过设置GPIOF4、GPIOF12、GPIOF3、GPIOF2的不同状态进行DSP上电时的程序引导控制。

10，关于DSP F2812 PWM 的问题

第一个问题：不属于。TxCMPR产生是GP定时器自己的，而比较单元产生PWM使用的是自己比较单元的CMPRx。所以不属于。第二个问题（回答有点长，您耐心点，因为我想写通俗点，不用专业词汇。）：在我回答前，您要要知道产生PWM的大概原理，通俗点说就是，GP定时器里有一个计数器在一边计数，一边和定时器自己的比较寄存器里的数进行比较（小于比较寄存器的数，TxPWM引脚电平不变，大于则变），（天哪！我现在才看到您这个问题是09年提出来的，不知道我现在回答您会不会看了，或者您的这问题已经想通了。但是我都写了那么多了，还是继续写吧。）如果是连续递增模式计数下，计数器计数到周期寄存器的值，则变为0，重新计数。这就是PWM的工作原理。第三个问题：（这个问题回答更长）其实附加波形就分别是那3个比较单元产生的PWM的镜像。如第一个比较单元PWM为高电平时，附加PWM就为低电平。这是由硬件自己搞定的，你只要把3个比较单元PWM设置好，硬件自动产生附加PWM。但是死区时间要自己设置。您在使用DSP的时候要好好想想为什么TI公司要这样设计DSP？其实3个比较单元产生带死区的6路PWM是用于控制3相全桥电路的，用于控制交流电机（至于为什么要花那么大功夫去控制交流电机，这个您得好好了解，很有好处，这里我就不多解释了）。先解释一下什么是死区时间吧。看看3相全桥电路——下面图12_19您要先搞懂上面的电路，就是PHa1和PHa2不能同时导通，也就是3路比较单元产生的PWM与各自的附加PWM不能为同时为高。下图12——20就是理想波形。但是这样是有问题的，因为开关管的开启闭合不是瞬间的。所以在PHa2由高电平变为低电平的瞬间，PHa1是不能直接由低电平变为高电平，要延长一段时间，而那段时间就是死区时间。死区时间采用多少？如何控制？于是便有了您提问的什么是死区控制。终于回答完了，不知道您懂了没有？您这个问题是09年的，而我是14年4月初开始接触DSP，现在时隔近5年，想必您已经在这方面有所成就了，我这个后生仔让您见笑了。

文章TAG：28335一共多少引脚28335  多少  引脚  
下一篇