上拉电阻的阻值多少，反馈光耦前端上拉电阻是多少

1，反馈光耦前端上拉电阻是多少

510Ω。反馈光耦前端上拉电阻是510Ω。对于使用这款光耦通讯来说是一个适合的阻值，不同的光耦存在着新能差异不能说所有的都适用。

反馈光耦前端上拉电阻是多少

2，上拉电阻是如何计算的

计算原则：(下面的计算是集电极开路为例的) 一、最大值的计算原则：要保证上拉电阻明显小于负载的阻抗，以使高电平时输出有效。例如：负载阻抗是10K，供电电压是5V，如果要求高电平不小于4.5V，那么，上拉电阻最大值 R大:(5-4.5)=10:5 R大=1K 也就是最大值1k，（如果超过了1k，输出的高电平就小于4.5V了）二、最小值的计算原则：保证不超过管子的额定电流（如果不是场效应管而是三极管也可依照饱和电流来计算）例：管子的额定电流150mA，放大倍数100，基极限流电阻10k，工作在5v的系统中。那么，算法如下： Ib＝U/R=(5-0.7)/10=0.47(mA) Ic＝100*0.47＝47mA 小于额定的150，所以可以按饱和法来算最小值。上拉电阻最小值 R小＝5v/47mA=106欧姆（如果小于这个电阻，管子就会过饱和而没有意义了。如果大于这个值，管子的导体电阻就会变大一些，所以太高也不利于低电平的输出）注意：算出最大最小值后，一般是随便选个中间值就可以了，例如本例子可以选510欧姆的上拉电阻。但是，如果负载电流较大，低电平要求严格，那么就要选100欧姆的上拉电阻。但是如果考虑省电因素，而低电平要求不严格，那么就可用1K的上拉电阻了。

上拉电阻是如何计算的

3，弱上拉和强上拉的区别

上拉是指通过一个连接在IO口可电源之间的电阻将不确定或高电平驱动能力不够的电位控制在高电平。上拉电阻越大，驱动能力越强，抗干扰能力越强，功耗也越大。在高速电路中，对信号上升沿有一定的抑制作用，需要注意。上拉电阻一般取值在1kΩ~10kΩ之间。弱上拉和强上拉的说法不是很规范！上拉电阻阻值小时，可称为强上拉，反之，称为弱上拉。弱上拉就是当输出高电平时，能够输出的电流很小，很容易被别的强下拉拉低，因而叫做弱上拉。例如上拉电流为几百uA这样子。上拉电阻的大小来决定上拉能力，小电阻强上拉，大电阻弱上拉。扩展资料：通俗易懂谈"上拉电阻"与"下拉电阻"：所谓上拉电阻就是：将一个不确定信号（高或低电平），通过一个电阻与电源VCC相连，固定在高电平；同理下拉电阻就是：将一个不确定信号（高或低电平），通过一个电阻与地GND相连，固定在低电平。1、上拉电阻与下拉电阻用在什么场合？答：用在数字电路中，存在高低电平的场合。2、上拉电阻与下拉电阻怎么接线？答：上拉电阻：电阻一端接VCC，一端接逻辑电平接入引脚(如单片机引脚)下拉电阻：电阻一端接GND，一端接逻辑电平接入引脚(如单片机引脚）上拉电阻与下拉电阻的作用1、提高输出引脚的驱动能力：例如，当STM32的CPU引脚输出高电平，但由于后续电路的影响，输出的高电平不高，就是达不到VCC，影响电路工作。所以要接上拉电阻（其实就是增加导线的输出电流）。下拉电阻情况相反，让STM32的CPU引脚输出低电平，结果由于后续电路影响输出的低电平达不到GND（其实就是降低导线的输出电流），所以接个下拉电阻。2、在引脚电平不定的时候，让后面有一个稳定的电平：例如，以接上拉电阻举例，在STM32刚上电的时候，芯片引脚电平是不定的，特别引脚是接按键的时候，必须给他个确定的电平，下拉电阻的作用就是如果前面的引脚电平不定的话，强制让电平保持在高电平。3、防止引脚悬空，否则会容易产生积累电荷,静电荷，造成电路不稳定。1、按键的上拉电阻为什么是10k欧姆？答：按键的上拉电阻可以是3.3k、4.7k、5.1k、10k都可以，但是电阻越小功耗越大，在现在的智能生态下，我们做追求的是低功耗，高效率，10k是大多数智能产品芯片所能识别到的引脚电流，如果电阻太大，电流太小，引脚识别不了，所以10k是个折中的方案。

弱上拉和强上拉的区别