本文目录一览

1，差分运放电路误差

此图输出端有50uA的“灌电流”（R2引来的），使得输出电压被抬高。　　1、请给4脚提供负电源，将完全解决这个问题。　　2、增大R2电阻（和其他电阻）阻值，以减小灌电流，或者输出端对地接“下拉电阻”，分流这个灌电流，会减小误差。

差分运放电路误差

2，AD中长差分线的问题

在原理图里面设置两引脚为差分方式，快捷键P-V-F，在pcb里面用差分布线选项，快捷键P-i。愿你成功。
你要在原理图中设置信号为差分对才可以
shift+a蛇形布线

AD中长差分线的问题

3，高速PCB的那些控制信号是等长线那些要布差分线

目前国内有10g这个级别的吗,我觉得很少。。信号等长线和差分对不同，是为了读写信号或者某些相关信号需要同步才布等长线，这样信号不会出错。差分是为了达到阻抗要求而设置的。差分线上的信号需要阻抗匹配到一定值，否则制版后的测试信号是很差或者通不了。
尽量使用，can总线一般用于汽车领域或工业领域，多数在板外连接，板内通讯很少使用。

高速PCB的那些控制信号是等长线那些要布差分线

4，差分信号线如何等长

这个问题 在rule 中可以设置，routing---Differential Pairs Routing把允许的最大误差修改下就完成了
差分信号中间一般是不能加地线的。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合所带来的好处，如抗噪声能力等。若在中间加地线，便会破坏耦合效应。所以在绘制电路板的时候尤其要注意，不然差分布线有可能会失去意义。

5，急懂PCB电路板设计的高手进来关于差分对等长的问题

一般是引出处做一点延长，如果两个引脚是在距离太远，那就只能走蛇形线了如下图参考。 *****************差分线当然就是要这样一起绕，不然就不叫差分线了，不知道你那个什么芯片，一般带差分时钟、信号（DDR、HDMI、USB等等）的芯片设计的时候就会考虑差分信号输出引脚相邻，以利于走线。要是离得远了还怎么走啊如果实在是碰上了这种，按我的想法只能是在两个差分线引脚线之间取一个离两个引脚距离一致的点，然后将两根线绕至改点进行差分走线，可以往旁边绕一点
不知道你用的什么软件，我知道MENTOR软件下，对选定的网络标号电脑是可以自动设置差分线的。我想好一点的软件应该都有这个功能吧，

6，DDR400 Layout准则

1．时钟信号（1） 差分布线，差分阻抗100欧姆，差分线误差±5mil。（2） 与其它信号的间距要大于25mil，而且是指edge to edge的间距（3） CLK等长，误差±10mil。2．数据信号：（1） 数据信号分为八组，每组单独分开走线，第一组为DDR_DQ[0：7]、DDR_DQSP0、DDR_DQSN0、DDR_DQM0，以此类推，同组信号在同一层走线。（2） DQ和DQM为点对点布线，（3） DQS为差分布线。差分线误差±5mil，差分阻抗100欧姆。（4） 组内间距要大于12mil，而且是指edge to edge的间距，同组内DQ与DQM以DQS为基准等长，误差±5mil。（5） DQS与DDR2_CLKP等长，误差±5mil。（6） 不同组信号间距：大于20mil（edge to edge的间距）（7） DDR_CKN/P之间的并联100欧姆电阻，需要放置在信号一分二的分叉地方（8） 尽可能减少过孔（9） 叠层设计的时候，最好将每一层阻抗线宽，控制在差不多宽度（10） 信号走线长度，不超过2500mil3．控制信号和地址信号：(1) 组内间距要大于12mil，而且是指edge to edge的间距(2) 所有控制线须等长，误差±10mil。(3 不同组信号间距：大于20mil（edge to edge的间距）4．其它信号DDR_VREF走线宽度20mil以上。

7，Altium差分对调等长

1、使用差分来使三对信号线调等长比较麻烦， 使用蛇形走线调等长；2、先画出最长的那条走线，然后在其他线走线时按shift+A转换蛇形走线，再按Tab调出选项如图：目标长度选源自网络，选择刚才画的最长走线，然后连接就可以了，其他走线目标长度也选最长那根线的网络；3、技巧：先画出来你想让差分线走的线径（差分对之间的间距尽量小点，不用使用工具来走差分线）然后空出一段适合走蛇形走线的地方给信号线走蛇形；
differential pair routing（差分对布线）　　差分信号系统是采用双绞线进行信号传输的，双绞线中的一条信号线传送原信号，另一条传送的是与原信号反相的信号。差分信号是为了解决信号源和负载之间没有良好的参考地连接而采用的方法，它对电子产品的干扰起到固有的抑制作用。差分信号的另一个优点是它能减小信号线对外产生的电磁干扰(emi）。　　差分对布线是一项要求在印刷电路板上创建利于差分信号（对等和反相的信号）平衡的传输系统的技术。差分线路一般与外部的差分信号系统相连接，如连接器或电缆。　　需要注意的是在一对差分双绞线上耦合系数最好能大于90%，但在实际差分线路上一般耦合系数均小于50%。现在专家的意见是pcb布线的任务并不是使指定的差分阻抗能达到指标要求，而是使差分信号经过外部的电缆传送后到达目标器件仍能保持良好的信号质量。　　著名的工业高速pcb设计专家lee ritchey指出成功的差分信号线路设计并不要求达到指定的差分阻抗，而是要达到以下几点要求：　　让每条线路的信号阻抗是输入的差分电缆阻抗的一半 ? 在接收端使两条线路都分别达到各自的特征阻抗；　　两条差分信号线要等长，使其能在逻辑器件的容限范围内。一般差分信号线长度之差在500mil内是可以接受的 ；　　布线时让差分线路边接边一同走线，使得即使绕过障碍时也能保证长度能相互匹配；　　差分线路在能保证信号阻抗下可以切换板层进行布线。
你差分设置了组内等长10mil(正负5mil),把短的那根按照单根绕蛇形线进行绕等长就可以了。为达到等长要求,差分线之间可以进行单根绕线,以达到两根等长要求。

文章TAG：差分等长线误差最大多少差分  长线  误差  
下一篇