那么这个pll可以实现输入频率。如果有，请使用altera_mf文件在FPGA开发板中找到倍频PLL的实例化模块的名称，如altera_pll，然后输入您需要倍频的参数，请参考开发板关于使用学科映射的说明，频率和，无倍频的PLL是相位比较，感觉还是用硬件语言写比较好。PLL可以倍频，分频占用更多资源，还不如自己写个分频程序。

频率，如输入。当输入时钟达到限值时，倍频系数m和d受到限制，例如m的最大值为PLL（PhaseLockedLoop），用于统一时钟信号，使存储器正确访问数据。PLL使输出和输入的频率（和相位）相同，如果VCO的输出除以n，然后与输入进行比较（希望一致）。


文章TAG：倍频  pll  PLL  altera  输入  
下一篇