51上拉电阻有多少个电阻，51单片机哪几个口内置上拉电阻

1，51单片机哪几个口内置上拉电阻

标准51单片机的P1 P2 P3三个口共24个pin是内置上拉电阻的

51单片机哪几个口内置上拉电阻

2，51单片机关于上拉电阻问题

51单片机的P0口在输出1（高电平）时其实是高阻态，也就是输出电阻无穷大，相当于断开。高阻态显然不能向外提供电流，所以加一个上拉电阻从Vcc取电流，此时单片不给LED提供电流，全部电流由Vcc提供。由于P0口输出1时是高阻态，IO口的电位不会被钳位（你可以把它理解成LED与IO没有连接）。P0口输出0时，Vcc通过上拉电阻往单片机灌电流，在电阻上有5V的压降，与输出的逻辑电平0没有矛盾。51单片机除P0外的其他IO口一般不需要接上拉电阻，但一定要在IO口和LED间接一个几百欧到1k左右的限流电阻，在LED导通时，由于有电流流经电阻，电阻上有压降，LED导通后压降一般在1.6V到3V不等（不会是0.7V），加上电阻上的压降，IO口上电压就可以达到5V，这与单片机输出的高电平没有矛盾。（事实上限流电阻的大小就是这么确定的，LED电流一般是几mA）如果是其它单片机，如AVR或者PIC，IO口的结构可能不同，具体电路也就不同。但不管什么单片机，一般是不用IO直接驱动功率器件的，而是另外加一个驱动芯片，由单片机提供逻辑电平（几乎没有电流），驱动芯片提供功率（较大电流）。总的来说，你图上画的用于51单片机的P0口是没有问题的。如果接的是51单片机的其他IO口，没有限流电阻是不合理的，一定要在这种情况下分析你提的问题的话，LED导通后的电流是由Vcc通过外接的上拉电阻和这个端口内部的上拉电阻并联提供的，此时端口的电位被钳位在低电平，但单片机输出是往锁存器里写0或1的逻辑，因为写1指令使内部锁存器始终为高，所以认为单片机输出高电平。但如果执行一条读指令，判断的是引脚的状态，因为被led嵌位那就是输入为低了，那么读到的就是0。也就是说，输出为高，输入为低。

51单片机关于上拉电阻问题

3，51单片机的四位数码管接上拉电阻多大

上拉电阻为何能上拉在节点与正5V电源之间接个10k的上拉电阻，能把这个节点的点位拉上来。我实在不明白，要想把电位提上来，直接接电源不就行了？电源通过这个10k的电阻肯定会降压的，这样一来，岂不是把节点的点位降低了吗？往往这个节点要求应用单片机或者其他控制器件来控制它为高或低电平（即这个节点与I/O口连接）如果单纯的想要使这点成为高电平，并且输出阻抗非常大的话，直接接电源也无妨，但是如果你单片机如果要使这个节点拉低，即单片机内部使节点接地，这样5V电源不是和地短路了么。另外，当要求这个节点为高电平的时候，你的这个节点和地之间的阻抗一般是非常大，比如100K的阻抗，而你上拉一个10K的电阻的话，这个点的电压为（5/100+10）*100=4.5V这样也可以上高电平啊。而当要求这个节点为低电平的时候只要把它和地连就可以了，电源和地之间有一个10K的负载：）使用上拉电阻的情况：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须加上拉电阻，才能使用。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。选上拉电阻时：500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）

51单片机的四位数码管接上拉电阻多大