ise怎么看每个模块用了多少资源，ISE的子模块资源Module Level Utilization怎么看

1，ISE的子模块资源Module Level Utilization怎么看

用ise综合后，综合报告里面资源占用情况，用floor planer可以查看每个模块的资源占用情况，在Timing Report可以查看时间特性

ISE的子模块资源Module Level Utilization怎么看

2，ISE软件怎么进行xilinx的FPGA芯片资源的估算是综合布局布线后还是其

在布局布线之后，点击Project->Design Summary/Reports，或者直接点击工具栏中的“∑”符号，就可以在Device Utilization Summary窗口中看到FPGA的资源占用情况了。

ISE软件怎么进行xilinx的FPGA芯片资源的估算是综合布局布线后还是其

3，fpga的参数应该怎么看怎么看有多少门其他参数有什么用

　　1. 在ISE项目中打开“view design summary”。　　2. 在右侧design summary窗口中选择“detailed reports”中的“map report”。　　3. 出现如下所示的内容。　　Design Summary　　--------------　　Logic Utilization:　　1. FPGA资源利用率　　Number of Slice Flip Flops: 11,555 out of 178,176 6%　　Slice内部FF寄存器利用率：6%　　Number of 4 input LUTs: 21,446 out of 178,176 12%　　4输入LUT利用率：12%　　Logic Distribution:　　2. 被使用的FPGA资源分布情况　　Number of occupied Slices: 16,079 out of 89,088 18%　　占用的Slice数目：18%。　　假如一个Slice有两个LUT，片内总共有100个单位的Slice，也即有200个单位的LUT，那么如果我们的设计使用了24个单元的LUT，而这些LUT分布在18个Slice里面时，恰好就是现在的这种情况了。即 Slice利用率18% （18/100），LUT利用率12%（24/200）。　　Number of Slices containing only related logic: 16,079 out of 16,079 100%　　Slice里面只有互相相关的逻辑，这种Slice所占比例：100%　　Number of Slices containing unrelated logic: 0 out of 16,079 0%　　Slice里面有互不相关的逻辑，这种Slice所占比例：0%　　*See NOTES below for an explanation of the effects of unrelated logic　　Total Number of 4 input LUTs: 25,027 out of 178,176 14%　　3. 4输入LUT的利用率：14%　　Number used as logic: 21,446　　设计用LUT数目：21446　　Number used as a route-thru: 787　　布线路由用LUT：787　　Number used for Dual Port RAMs: 2,596　　双端口RAM用LUT：2596　　(Two LUTs used per Dual Port RAM)　　每个双端口RAM由两个LUT构成　　Number used as 16x1 RAMs: 64　　用做16x1RAM的LUT：64　　Number used as Shift registers: 134　　用做shift register的LUT：134　　4. 其他　　Number of bonded IOBs: 495 out of 960 51%　　Number of BUFG/BUFGCTRLs: 8 out of 32 25%　　Number used as BUFGs: 8　　Number used as BUFGCTRLs: 0　　Number of FIFO16/RAMB16s: 19 out of 336 5%　　Number used as FIFO16s: 0　　Number used as RAMB16s: 19　　Number of DCM_ADVs: 2 out of 12 16%　　Number of BSCAN_VIRTEX4s: 1 out of 4 25%　　Number of RPM macros: 12　　5. 等效门数　　Total equivalent gate count for design: 1,681,068　　这是一个168万门的设计。　　Additional JTAG gate count for IOBs: 23,760　　6. 等效门数的意义　　(1). 等效门数是对ASIC实现的大概估计。这里包含了两个意思：一呢是对ASIC实现的估计，也就是说ASIC实现的时候是在168万门左右的数量级；二呢是个大概估计，所以要强调的是等效门数仅供参考，和最后真正的ASIC结果可能会相去甚远，比如可能是100万门，也可能是300万门，甚至无法理解的数目。　　(2). 等效门数的单位是二输入的NAND和NOR，这一点未经确认，但是有这样的印象，因为在CMOS工艺里面NAND、NOR、NOT和XOR是基本的门结构。

fpga的参数应该怎么看怎么看有多少门其他参数有什么用