ddr地址线等长误差为多少，内存正常情况下的误差为多少

1，内存正常情况下的误差为多少

内存正常情况下的误差为多少

2，wifi ddr地址线与数据线最大误差多少

1、DDR的地址和控制信号线为一组,和DDR 的CLK的布线长度相差不超过400mil,信号线之间间隔10mil-15mil,宽度一般为5mil

我不会~~~但还是要微笑~~~：）

wifi ddr地址线与数据线最大误差多少

3，疑难求助 4层板的DDR3地址线等长问题

等长误差没问题。

2层就走出来了，太厉害了，成本控制成本太严格了吧。

2层出来？很好奇，你的VTT上拉电阻，还有耦合电容怎么处理？

是的，两片DDR3之间用的T型拓扑，T点距两片DDR等长，但每个地址线之间未做等长，通过主芯片和T点之间进行等长控制。由于空间比较紧凑，只能做到200mil，不知有没有问题？

请问你用的T型拓扑？

非常感谢您的回复，谢谢

疑难求助 4层板的DDR3地址线等长问题

4，DDR3走线规则线长匹配问题请教

有关ＤＤＲ3布线等长问题．现在我手里也有一块板正在画ＤＤＲ3的等长问题，请您指教：DDR3　八片正反面各四片　布线采用了fly-by拓扑结构　现在我地址线长度最长与最短的相差有1500MIL　长的原因是ＤＲＡＭ引脚扇出的长度较长　请问扇出的长度也要算到地址线的总长度里面吗？地址线组中长度相差1500MIL有没有关系？我要做长度差缩小的话是在主线中做线长的调整，还是在负载线上做线长的调整？以下是我现画的长度　请各位看看是否有问题　有问题的话　该做如何调整，谢谢．以下是我板中各组线长度：数据线最短组：777mil 最长组1200mil地址线最短：4200mil 最长5700mil时钟线：4500milＰＣＢ　八层

5，设置相对传输延时时的DeltaTolerance是什么意思啊

例如CPU(U1)接了2颗DDR(U2、U3)，地址线A0需要走T型拓扑，等长时，要使A0从U1->U2与U1->U3等长(原则上T点分支也应当等长，使负载均衡)，那么这就是同一根net的内部等长，设置Scope时选Local；而地址线A1要和A0一样的从U1->U2等长时，设置Scope时选Global。

Delta表示将基准线加上或减去多少，，通常为0，表示不加也不减；Tolerance表示等长误差。例如基准线长度为1000，某信号的Delta:Tolerance设置为100：25，那么就表示该线要以1000+100=1100的长度为基准，误差+/-25

6，DDR400 Layout准则

1．时钟信号（1）差分布线，差分阻抗100欧姆，差分线误差±5mil。（2）与其它信号的间距要大于25mil，而且是指edge to edge的间距（3） CLK等长，误差±10mil。2．数据信号：（1）数据信号分为八组，每组单独分开走线，第一组为DDR_DQ[0：7]、DDR_DQSP0、DDR_DQSN0、DDR_DQM0，以此类推，同组信号在同一层走线。（2） DQ和DQM为点对点布线，（3） DQS为差分布线。差分线误差±5mil，差分阻抗100欧姆。（4）组内间距要大于12mil，而且是指edge to edge的间距，同组内DQ与DQM以DQS为基准等长，误差±5mil。（5） DQS与DDR2_CLKP等长，误差±5mil。（6）不同组信号间距：大于20mil（edge to edge的间距）（7） DDR_CKN/P之间的并联100欧姆电阻，需要放置在信号一分二的分叉地方（8）尽可能减少过孔（9）叠层设计的时候，最好将每一层阻抗线宽，控制在差不多宽度（10）信号走线长度，不超过2500mil3．控制信号和地址信号：(1) 组内间距要大于12mil，而且是指edge to edge的间距(2) 所有控制线须等长，误差±10mil。(3 不同组信号间距：大于20mil（edge to edge的间距）4．其它信号DDR_VREF走线宽度20mil以上。

7，DDR VTT电阻误差在多少才算正常

一定要用指针万用表（因为是叠加电路）测量上拉电阻对地阻值，对地阻值误差在8欧姆以内为正常，否则Intel芯片组的板是北桥开路空焊，AMD Cpu的板就是CPU插座接触不良、空焊

看看你的桥吧。有时候C1不过一般的方法都排除的话也有可能是桥的问题了。

如果不过内存 DDR 主供电2.5V----2.6V左右 VTT负载电压是主供电的一半 DDR2 主供电1.8V左右负载电压主供电的一半 DDR3 主供电1.5V 负载电压主供电的一半看电压是否正常，如果供电正常，打对地阻值，需要打靠近北桥的排阻靠近北桥的那一端遇到阻值大的！更换排阻尚可，装上CPU打值一次就是打值 CPU 到内存的另一边的排阻位置两排电阻就是串联的关系两头都接地了不装CPU打值一次就是打值排阻到另一边排阻的的中间有问题。 DDR2 就用打值卡打值。

查一下91 92角是否有3.3v 或者2.5v 如果这两线有问题，也会引起内存不过。这两条线是通向南桥的。

那要看你是用什么表打阻值了,如果是数字万用表的话不能超过5欧,最好是用指针万用表,因为那打阻值最精确

知道的人，麻烦解释一下每次C1都会闪一下才报警，感觉在找内存，不知道是找不到还是读取不了就报警了

文章TAG：ddr地址线等长误差为多少地址地址线等长