7人表决电路vhdl,七人投票电路的vhdl设计

“三人投票器”和“三人投票器”的逻辑功能是投票结果与多数人相同。如图所示:三人投票电路是任何数字图书中的典型示例，设计具有门电路的组合电路可能需要多种门电路，时序电路:两个，它们的真值表如表所示，实现方法:组合电路:数量，投票结果（输出逻辑变量），多数赞成Y，三个人（输入逻辑变量）赞成。

设x为负，否则y不在组合逻辑设计中，计算量太大，不烦的话可以慢慢做。您可以预设移位寄存器（通过和签到），锁存投票状态并将输出转移到计数器，如果通过次数大于，如果通过次数小于，则再次讨论灯。F=AB BC ACF=。