电路中的完全悬空,积分电路正极浮动是多少?

CMOS电路的输入端不允许浮动，因为浮动会使电位不确定并破坏正常的逻辑关系。但CMOS电路的输入端不允许浮动，因为浮动会使电位不确定，破坏正常的逻辑关系，浮置状态的电平没有固定的定义，取决于引脚的内部配置和外部电路的连接模式，因此，积分电路的正极悬空，并且其输出信号与输入信号的时间积分值成比例的电路既不连接到高电平也不连接到低电平。

浮动状态的电平与引脚的内部配置有关。因为在数字电路中，当输入引脚悬空时，电位是不确定的，它将处于高电平和低电平之间。为了保证芯片的正常逻辑功能，输入引脚挂起时通常被视为高电平，因此芯片被挂起。在逻辑电路中，高电平和低电平分别代表逻辑，浮动意味着芯片的输入引脚没有外接任何确认的电平，因此此时引脚的电压是浮动的和不确定的。

对于处于浮动状态的引脚。积分电路是使输出信号与输入信号的时间积分值成比例的电路，一个含义是连接的低电位；浮空连接，正极浮空既不接高电平也不接低电平。此外，在暂停时，输入阻抗较高，很容易受到外部噪声的干扰，使电路发生故障，也很容易导致电网感应静电并击穿，此外，在暂停时，输入阻抗很高，很容易受到外部噪声的干扰。